本文關(guān)鍵詞：2.5Gbps串行接口接收機(jī)前端設(shè)計

  更多相關(guān)文章： 串行接口 接收機(jī)前端 連續(xù)時間線性均衡器 采樣器

【摘要】：近十幾年來，隨著有線通信的迅猛發(fā)展，數(shù)據(jù)的傳輸速率幾乎在成指數(shù)的增長，尤其是數(shù)字計算和信號處理技術(shù)的日漸成熟，高速通信能夠?qū)崿F(xiàn)的數(shù)據(jù)傳輸速率已經(jīng)成為限制系統(tǒng)整體性能的一個關(guān)鍵的瓶頸，為了滿足日益增長的高速數(shù)據(jù)傳輸需求，串行接口（Serdes）技術(shù)正在逐步取代傳統(tǒng)并行總線，，成為高速接口技術(shù)的主流。Serdes是一種將速率較低的并行信號轉(zhuǎn)化為高速率串行信號進(jìn)行傳輸?shù)亩嗦窂?fù)用技術(shù)，作為一種點(diǎn)對點(diǎn)的通信手段Serdes技術(shù)可以有效的減少傳輸信道以及芯片管腳的數(shù)量，大大降低通信成本。 接收機(jī)是Serdes系統(tǒng)的重要組成部分之一，其主要功能是將接收到的數(shù)據(jù)采樣重建，并完成串并轉(zhuǎn)換，接收端抖動容忍能力、信號完整性以及采樣的精確性都是制約SerDes性能的關(guān)鍵因素。因此如何實(shí)現(xiàn)高性能接收機(jī)具有十分重要的研究意義。 文章首先介紹了Serdes相關(guān)的背景知識，包括發(fā)展概況、Serdes架構(gòu)類型以及相關(guān)性能指標(biāo)；然后對Serdes接收機(jī)的工作原理進(jìn)行了詳細(xì)的介紹，其中包括接收機(jī)時鐘恢復(fù)的工作過程、信道補(bǔ)償原理以及數(shù)據(jù)信號的采樣與重建過程，并運(yùn)用關(guān)鍵路徑法對接收機(jī)前端的時序延時進(jìn)行分析設(shè)計，從理論上保證系統(tǒng)的穩(wěn)定性；最后采用SMIC180nm CMOS工藝，完成了Serdes接收機(jī)前端的電路圖以及版圖的設(shè)計與仿真。本設(shè)計可實(shí)現(xiàn)2.5Gbps的數(shù)據(jù)傳輸速率，電源電壓1.8V，功耗為171mW。
【關(guān)鍵詞】：串行接口 接收機(jī)前端 連續(xù)時間線性均衡器 采樣器
【學(xué)位授予單位】：北京理工大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2015
【分類號】：TN851
【目錄】：

• 摘要4-5
• Abstract5-8
• 第1章 緒論8-11
• 1.1 概述8-9
• 1.2 需求分析9
• 1.3 國內(nèi)外研究現(xiàn)狀9-10
• 1.4 論文結(jié)構(gòu)安排10-11
• 第2章 Serdes 高速串行接口基礎(chǔ)理論11-25
• 2.1 傳統(tǒng)串行接口系統(tǒng)11
• 2.2 Serdes 類型11-15
• 2.2.1 位交錯 Serdes12
• 2.2.2 時鐘位嵌入 Serdes12-13
• 2.2.3 并行時鐘 Serdes13
• 2.2.4 8b/10b Serdes13-14
• 2.2.5 各結(jié)構(gòu)比較14-15
• 2.3 Serdes 設(shè)計中需要考慮的因素15-16
• 2.3.1 信號帶寬15
• 2.3.2 信號的衰減與劣化15-16
• 2.4 時序規(guī)范16-24
• 2.4.1 基本時序16-17
• 2.4.2 抖動與眼圖17-19
• 2.4.3 抖動的分類19-23
• 2.4.4 誤碼率與抖動的關(guān)系23-24
• 2.5 小結(jié)24-25
• 第3章 Serdes 接收機(jī)工作原理25-36
• 3.1 時鐘恢復(fù)技術(shù)25-27
• 3.2 Serdes 接收機(jī)工作原理27-33
• 3.2.1 差分信號放大模塊28-29
• 3.2.2 采樣模塊29-31
• 3.2.3 時鐘恢復(fù)過程31-33
• 3.3 時序可靠性設(shè)計33-35
• 3.4 小結(jié)35-36
• 第4章 接收機(jī)前端各模塊電路設(shè)計36-53
• 4.1 50 歐姆匹配電路設(shè)計36-39
• 4.2 CTLE 電路設(shè)計39-42
• 4.3 LA 電路設(shè)計42-44
• 4.4 Slicer 電路設(shè)計44-47
• 4.5 分頻器電路設(shè)計47-49
• 4.6 模擬 Demux49-50
• 4.7 數(shù)字 Demux50-52
• 4.8 小結(jié)52-53
• 第5章 版圖設(shè)計以及整體仿真結(jié)果53-64
• 5.1 版圖設(shè)計中需要避免的效應(yīng)53-58
• 5.1.1 閂鎖效應(yīng)（Latch-up）53-56
• 5.1.2 天線效應(yīng)56-58
• 5.2 Serdes 接收機(jī)模擬的版圖設(shè)計58-60
• 5.2.1 主要設(shè)計規(guī)則58-60
• 5.3 整體版圖仿真結(jié)果60-64
• 結(jié)論64-65
• 參考文獻(xiàn)65-68
• 攻讀碩士期間的研究成果68-69
• 致謝69

【參考文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前1條

1 王偉;馮哲;候立剛;吳武臣;;深亞微米VLSI物理設(shè)計中天線效應(yīng)的預(yù)防及修復(fù)[J];微電子學(xué)與計算機(jī);2007年08期

本文編號：852366