本文關(guān)鍵詞：基于PCIe總線高速數(shù)據(jù)傳輸系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

  更多相關(guān)文章： PCIe 高速 DMA 仲裁 傳輸系統(tǒng)

【摘要】：PCIe (PCI Express)總線作為新一代的總線接口標(biāo)準(zhǔn),已經(jīng)被廣泛應(yīng)用到計(jì)算機(jī)與各種外設(shè)組件之間的互連領(lǐng)域,相比前一代PCI并行總線,它將各設(shè)備之間傳輸數(shù)據(jù)的速率提高了一個量級,具有更高的總線帶寬和更強(qiáng)的總線擴(kuò)展性。針對當(dāng)今大數(shù)據(jù)量的高速傳輸,尤其是高分辨率、高幀率的視頻圖像傳輸需求,本文設(shè)計(jì)實(shí)現(xiàn)了一種基于PCIe,總線的高速數(shù)據(jù)實(shí)時傳輸系統(tǒng)。本文根據(jù)PCIe標(biāo)準(zhǔn)規(guī)范,設(shè)計(jì)實(shí)現(xiàn)了一種基于PCIe,總線的高速數(shù)據(jù)實(shí)時傳輸系統(tǒng)。該系統(tǒng)主要分為PCIe模塊、總線仲裁器、DDR控制器以及ARM子系統(tǒng)。PCIe模塊在PCIe總線三層結(jié)構(gòu)(事務(wù)層、數(shù)據(jù)鏈路層和物理層)基礎(chǔ)上設(shè)計(jì)加入了DMA控制器,它能獨(dú)立于處理器進(jìn)行批量數(shù)據(jù)傳輸,這是該系統(tǒng)高速傳輸?shù)年P(guān)鍵因素之一。DMA控制器有讀寫分立的兩個通道,可以各自獨(dú)立的批量搬移數(shù)據(jù),與控制器中的事務(wù)層相對接,通過數(shù)據(jù)鏈路層和物理層發(fā)送或接收數(shù)據(jù)�？偩�仲裁器則是根據(jù)PCIe控制器和ARM子系統(tǒng)對DDR的訪問需求進(jìn)行高效仲裁,保證各部件都能按需高效的訪問DDR。 ARM子系統(tǒng)包括ARM處理器、顯示控制器、SRAM、SD卡控制器以及低速外部設(shè)備等。完成搭建基于PCIe控制器的實(shí)時數(shù)據(jù)傳輸系統(tǒng),并完成一個典型應(yīng)用的軟硬件聯(lián)合測試,證明該傳輸系統(tǒng)有較高的傳輸效率及靈活性。本文給出了PCIe模塊DMA控制器、總線仲裁器硬件詳細(xì)設(shè)計(jì)方案,并針對該系統(tǒng)開發(fā)了適配的PCIe總線驅(qū)動,以HAPS72開發(fā)板為基礎(chǔ)搭建驗(yàn)證系統(tǒng),通過視頻流實(shí)時顯示的典型應(yīng)用驗(yàn)證本系統(tǒng)傳輸?shù)母咝阅�。測試結(jié)果表明該傳輸系統(tǒng)能夠與計(jì)算機(jī)端進(jìn)行實(shí)時視頻碼流高效穩(wěn)定的數(shù)據(jù)傳輸,并且傳輸速率可以實(shí)現(xiàn)DMA寫1494.23 MB/s,讀1406.08 GB/s,最高總線利用率分別為93.39%和87.88%,達(dá)到了預(yù)期的目標(biāo)。本系統(tǒng)中的ARM子系統(tǒng),即可以作為子設(shè)備將數(shù)據(jù)傳輸?shù)接?jì)算機(jī)端處理,也可以簡單修改設(shè)置后作為主設(shè)備處理其他PCIe子設(shè)備傳輸過來的數(shù)據(jù)。在移植嵌入式操作系統(tǒng)后,配合適當(dāng)?shù)腜CIe區(qū)動及應(yīng)用程序,可以靈活完成各種功能,有很強(qiáng)的擴(kuò)展性和實(shí)用性,對于其他高速傳輸系統(tǒng)的設(shè)計(jì)有較好的參考作用。
【關(guān)鍵詞】：PCIe 高速 DMA 仲裁 傳輸系統(tǒng)
【學(xué)位授予單位】：中國科學(xué)技術(shù)大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2015
【分類號】：TN919.3
【目錄】：

• 摘要5-6
• ABSTRACT6-14
• 第1章 緒論14-18
• 1.1 研究背景及意義14-15
• 1.2 研究現(xiàn)狀15-16
• 1.3 研究內(nèi)容16
• 1.4 本文結(jié)構(gòu)安排16-17
• 1.5 本章小結(jié)17-18
• 第2章 實(shí)時數(shù)據(jù)傳輸系統(tǒng)總體架構(gòu)設(shè)計(jì)18-26
• 2.1 PCIe模塊19-22
• 2.1.1 PCIe總線層次結(jié)構(gòu)19-21
• 2.1.2 PCIe控制器21-22
• 2.2 總線仲裁器22
• 2.3 DDR控制器22
• 2.4 ARM子系統(tǒng)22-25
• 2.4.1 ARM處理器23
• 2.4.2 SRAM模塊23-24
• 2.4.3 SD卡控制器24
• 2.4.4 低速外部設(shè)備24-25
• 2.4.5 顯示控制器25
• 2.5 本章小結(jié)25-26
• 第3章 PCIe控制器設(shè)計(jì)26-56
• 3.1 DMA控制/狀態(tài)模塊27-33
• 3.2 發(fā)送模塊33-42
• 3.3 接收模塊42-48
• 3.4 中斷控制器48-50
• 3.5 FIFO模塊50-51
• 3.6 AXI轉(zhuǎn)換模塊51-55
• 3.7 本章小結(jié)55-56
• 第4章 總線仲裁器設(shè)計(jì)56-64
• 4.1 數(shù)據(jù)位寬處理模塊56-57
• 4.2 跨時鐘域處理模塊57
• 4.3 總線仲裁處理模塊57-63
• 4.4 本章小結(jié)63-64
• 第5章 實(shí)時數(shù)據(jù)傳輸系統(tǒng)驅(qū)動設(shè)計(jì)及應(yīng)用實(shí)現(xiàn)64-72
• 5.1 驅(qū)動程序設(shè)計(jì)64-67
• 5.1.1 主機(jī)端驅(qū)動程序64-66
• 5.1.2 設(shè)備端驅(qū)動程序66-67
• 5.2 應(yīng)用程序設(shè)計(jì)67-70
• 5.2.1 主機(jī)端應(yīng)用程序67-69
• 5.2.2 設(shè)備端應(yīng)用程序69-70
• 5.3 軟件測試說明70-71
• 5.4 本章小結(jié)71-72
• 第6章 實(shí)時數(shù)據(jù)傳輸系統(tǒng)實(shí)現(xiàn)及驗(yàn)證72-82
• 6.1 傳輸系統(tǒng)的硬件實(shí)現(xiàn)72-73
• 6.2 驗(yàn)證系統(tǒng)搭建73-74
• 6.3 傳輸系統(tǒng)驗(yàn)證74-81
• 6.3.1 傳輸系統(tǒng)功能驗(yàn)證74-77
• 6.3.2 傳輸系統(tǒng)性能測試77-81
• 6.4 本章小結(jié)81-82
• 第7章 總結(jié)和展望82-84
• 7.1 總結(jié)82-83
• 7.2 展望83-84
• 參考文獻(xiàn)84-86
• 致謝86-88
• 在讀期間發(fā)表的學(xué)術(shù)論文與取得的其他研究成果88

【參考文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前2條

1 于磊;孟令軍;張園;趙林;;基于FPGA的PCI-Express接口卡設(shè)計(jì)[J];計(jì)算機(jī)測量與控制;2014年01期

2 趙會彬;馬衛(wèi)平;梁曉英;;基于PCIE點(diǎn)對點(diǎn)傳輸?shù)腇PGA系統(tǒng)[J];計(jì)算機(jī)系統(tǒng)應(yīng)用;2014年04期

中國碩士學(xué)位論文全文數(shù)據(jù)庫 前1條

1 彭振翼;固態(tài)存儲系統(tǒng)PCIe接口的設(shè)計(jì)方法與實(shí)現(xiàn)[D];華中科技大學(xué);2013年

，

本文編號：852019