本文關(guān)鍵詞：強干擾條件下的無線通信同步技術(shù)研究

  更多相關(guān)文章： TDMA FPGA 定時同步 干擾 載波同步

【摘要】：現(xiàn)代通信系統(tǒng)間或系統(tǒng)中的同步是進行信息正確傳輸?shù)年P(guān)鍵,其性能直接決定了通信的質(zhì)量。幾乎在所有的通信系統(tǒng)中都要先解決同步問題,在無線通信中更是如此。所以,無線通信系統(tǒng)中的同步問題具有重要的研究意義。同步問題主要包括定時同步和頻率同步兩方面。本文以時分復(fù)用(Time Division Multiple Access,TDMA)衛(wèi)星信號研究對象,探討了該系統(tǒng)定時與載波同步的算法和硬件實現(xiàn)方法。特別對強干擾條件下的定時同步算法進行了詳細(xì)的研究和討論,并在以現(xiàn)場可編程門陣列(Field Programmable Gate Array,FPGA)為核心的硬件平臺上,實現(xiàn)了中頻數(shù)字接收以及定時同步鏈路。接著又研究了基于自同步的載波同步算法,并完成了FPGA設(shè)計和仿真。首先,本文介紹了全數(shù)字接收機理論,以及TDMA衛(wèi)星通信系統(tǒng)的原理和幀結(jié)構(gòu)。同時介紹了TDMA系統(tǒng)同步的算法。重點分析了定時同步算法及其抗干擾性能,介紹了幀同步環(huán)路。其次,本文以基于PN31序列檢測的定時算法和幀同步環(huán)路為核心,根據(jù)TDMA系統(tǒng)的要求,詳細(xì)闡述了TDMA系統(tǒng)定時同步的FPGA鏈路具體設(shè)計原理與實現(xiàn)方法,并對其中的獨特碼(Uniqe Word,UW)檢測、數(shù)字鎖相環(huán)等模塊進行了仿真,最后對定時同步功能進行硬件測試。結(jié)果表明定時同步算法的功能準(zhǔn)確、穩(wěn)定,且在加性高斯白噪聲信道中具有良好的抗干擾性。最后,本文介紹了載波頻偏對TDMA定時同步算法的影響,從而闡述了開環(huán)載波粗同步算法的原理和FPGA實現(xiàn)方法,并進行仿真。結(jié)果顯示估計出的載波頻率誤差符合預(yù)期。
【關(guān)鍵詞】：TDMA FPGA 定時同步 干擾 載波同步
【學(xué)位授予單位】：電子科技大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2015
【分類號】：TN919.34
【目錄】：

• 摘要5-6
• Abstract6-14
• 第一章 緒論14-17
• 1.1 無線通信的概念和發(fā)展簡介14
• 1.2 無線通信同步技術(shù)的介紹和研究意義14-16
• 1.2.1 同步的概念14-15
• 1.2.2 同步的分類15
• 1.2.3 系統(tǒng)幀同步15-16
• 1.3 課題來源與目標(biāo)16
• 1.4 論文結(jié)構(gòu)安排16-17
• 第二章 TDMA無線通信系統(tǒng)同步理論概述17-33
• 2.1 引言17
• 2.2 全數(shù)字接收機理論概述17-19
• 2.2.1 全數(shù)字接收機結(jié)構(gòu)17-19
• 2.2.2 全數(shù)字接收機的特點19
• 2.3 TDMA系統(tǒng)概述19-22
• 2.3.1 TDMA衛(wèi)星通信基本原理20-21
• 2.3.2 TDMA幀結(jié)構(gòu)21
• 2.3.3 TDMA通信系統(tǒng)的特點21-22
• 2.4 定時同步算法22-31
• 2.4.1 PN序列簡介22-24
• 2.4.2 基于PN序列的定時同步算法24-27
• 2.4.3 算法性能仿真27-31
• 2.5 幀同步環(huán)路31
• 2.6 載波同步31-32
• 2.7 本章小結(jié)32-33
• 第三章 強干擾條件下TDMA系統(tǒng)定時同步研究與設(shè)計33-58
• 3.1 引言33
• 3.2 TDMA系統(tǒng)定時同步設(shè)計33-40
• 3.2.1 定時同步整體設(shè)計33
• 3.2.2 數(shù)字下變頻模塊設(shè)計33-36
• 3.2.3 數(shù)字下采樣模塊設(shè)計36-38
• 3.2.4 UW檢測模塊設(shè)計38-39
• 3.2.5 幀同步鎖相環(huán)設(shè)計39-40
• 3.3 TDMA系統(tǒng)定時同步實現(xiàn)40-48
• 3.3.1 數(shù)字下變頻模塊41-43
• 3.3.2 數(shù)字下采樣模塊43
• 3.3.3 UW檢測模塊43-45
• 3.3.4 跨時鐘域同步45-46
• 3.3.5 數(shù)字鎖相環(huán)模塊46-48
• 3.4 硬件驗證與測試48-57
• 3.4.1 參數(shù)傳輸接.設(shè)計48-50
• 3.4.2 子幀同步模塊設(shè)計50-51
• 3.4.3 驗證平臺和測試方案51-52
• 3.4.4 硬件資源消耗52
• 3.4.5 測試結(jié)果及性能52-57
• 3.5 本章小結(jié)57-58
• 第四章 TDMA系統(tǒng)載波粗同步研究58-63
• 4.1 引言58
• 4.2 載波粗同步算法設(shè)計58-60
• 4.3 載波粗同步算法實現(xiàn)60-61
• 4.4 算法仿真61-62
• 4.5 本章小結(jié)62-63
• 第五章 總結(jié)63-65
• 5.1 主要工作及貢獻63
• 5.2 未來的學(xué)習(xí)和研究工作63-65
• 致謝65-66
• 參考文獻66-68
• 攻讀碩士學(xué)位期間取得的成果68-69

【參考文獻】

中國期刊全文數(shù)據(jù)庫 前3條

1 夏俊;;幀同步電路的設(shè)計和分析[J];電訊技術(shù);2006年02期

2 肖重慶;;國內(nèi)外TDMA衛(wèi)星通信發(fā)展動態(tài)[J];計算機與網(wǎng)絡(luò);1993年Z1期

3 邵帥;李曼義;劉丹非;和偉;李樹晨;;全數(shù)字鎖相環(huán)及其數(shù)控振蕩器的FPGA設(shè)計[J];現(xiàn)代電子技術(shù);2008年10期

中國碩士學(xué)位論文全文數(shù)據(jù)庫 前1條

1 帥旗;基于FPGA的全數(shù)字鎖相環(huán)的設(shè)計與實現(xiàn)[D];大連理工大學(xué);2013年

，

本文編號：825586