本文關(guān)鍵詞：雷達(dá)中頻轉(zhuǎn)發(fā)模擬器的設(shè)計與實(shí)現(xiàn)

  更多相關(guān)文章： 雷達(dá)中頻轉(zhuǎn)發(fā)模擬器 硬件設(shè)計 軟件設(shè)計 FPGA PowerPC

【摘要】：隨著現(xiàn)代雷達(dá)技術(shù)的迅速發(fā)展,其功能體系變得復(fù)雜,同時調(diào)試難度日益增加。在實(shí)際環(huán)境中進(jìn)行復(fù)雜功能雷達(dá)的調(diào)試會帶來巨額的人力和物力資金耗費(fèi)。因此,使用雷達(dá)中頻轉(zhuǎn)發(fā)模擬器仿真模擬雷達(dá)目標(biāo)位置、運(yùn)動和所處背景,用于測試?yán)走_(dá)系統(tǒng)的性能指標(biāo)是行之有效的方法。本文討論的雷達(dá)中頻轉(zhuǎn)發(fā)模擬器在采集雷達(dá)中頻泄露信號的基礎(chǔ)上,加載目標(biāo)的距離、速度、角度和信噪比信息,輸出目標(biāo)的和／差通道中頻信號用于雷達(dá)信號處理機(jī)的調(diào)試和性能指標(biāo)的驗(yàn)證。首先,在確定了任務(wù)需求的基礎(chǔ)上,給出整體實(shí)現(xiàn)框圖,并建立雷達(dá)回波模型,分析和差通道幅度和相位信息,通過MATLAB仿真雷達(dá)中頻轉(zhuǎn)發(fā)信號處理的具體實(shí)現(xiàn)流程；接著討論了雷達(dá)中頻轉(zhuǎn)發(fā)模擬器的硬件平臺構(gòu)建及其硬件設(shè)計中關(guān)鍵技術(shù)問題的解決,包括電源保護(hù)、功耗分析、時鐘分配和邏輯電平比較、高速信號線處理以及模擬地和數(shù)字地的分割方案；然后結(jié)合硬件平臺具體論述了千兆以太網(wǎng)口通信的實(shí)現(xiàn)、PowerPC航跡計算和工控機(jī)側(cè)的終端界面顯示,開展了FIR濾波器資源、有限字長效應(yīng)及誤差等分析。最終,測試了硬件各個功能模塊正確性,并產(chǎn)生了所需的雷達(dá)中頻回波信號,經(jīng)雷達(dá)信號處理板采集、記錄和處理,結(jié)果顯示雷達(dá)中頻轉(zhuǎn)發(fā)模擬器設(shè)置的目標(biāo)信息和處理估計出的目標(biāo)信息完全一致,表明了該雷達(dá)模擬器的正確性和可行性。
【關(guān)鍵詞】：雷達(dá)中頻轉(zhuǎn)發(fā)模擬器 硬件設(shè)計 軟件設(shè)計 FPGA PowerPC
【學(xué)位授予單位】：南京理工大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2015
【分類號】：TN958
【目錄】：

• 摘要3-4
• Abstract4-8
• 1 緒論8-12
• 1.1 研究背景及意義8
• 1.2 研究現(xiàn)狀和發(fā)展8-10
• 1.3 論文研究內(nèi)容和結(jié)構(gòu)安排10-12
• 2 中頻轉(zhuǎn)發(fā)模擬器的實(shí)現(xiàn)流程仿真12-34
• 2.1 引言12
• 2.2 中頻轉(zhuǎn)發(fā)模擬器的任務(wù)需求12-14
• 2.3 中頻轉(zhuǎn)發(fā)模擬器三個模式的工作流程14-16
• 2.4 目標(biāo)中頻回波模型建立16-18
• 2.5 雷達(dá)回波轉(zhuǎn)發(fā)的中頻處理實(shí)現(xiàn)18-33
• 2.5.1 多速率信號采樣19-20
• 2.5.2 數(shù)字下變頻和FIR濾波器的實(shí)現(xiàn)20-24
• 2.5.3 整數(shù)倍抽取和內(nèi)插24-26
• 2.5.4 單邊帶調(diào)制信號的處理26-28
• 2.5.5 目標(biāo)時延和多普勒的復(fù)數(shù)域?qū)崿F(xiàn)28-29
• 2.5.6 雷達(dá)回波和差通道加權(quán)29-30
• 2.5.7 仿真結(jié)果分析與驗(yàn)證30-33
• 2.6 本章小結(jié)33-34
• 3 雷達(dá)中頻轉(zhuǎn)發(fā)模擬器的硬件設(shè)計34-46
• 3.1 引言34
• 3.2 硬件平臺搭建34-37
• 3.2.1 硬件方案需求34-35
• 3.2.2 板卡方案設(shè)計35-37
• 3.3 關(guān)鍵技術(shù)問題解決和實(shí)現(xiàn)37-44
• 3.3.1 電源模塊設(shè)計37-41
• 3.3.2 時鐘模塊設(shè)計41-42
• 3.3.3 高速信號線處理42-43
• 3.3.4 模擬地和數(shù)字地分割43-44
• 3.4 PCB設(shè)計與實(shí)現(xiàn)44-45
• 3.5 本章小結(jié)45-46
• 4 雷達(dá)中頻轉(zhuǎn)發(fā)模擬器的軟件設(shè)計46-62
• 4.1 引言46
• 4.2 軟件整體設(shè)計和任務(wù)劃分46-47
• 4.3 千兆以太網(wǎng)口程序設(shè)計47-51
• 4.3.1 嵌入式三態(tài)以太網(wǎng)口硬核48-49
• 4.3.2 千兆網(wǎng)口傳輸信息及協(xié)議規(guī)定49-50
• 4.3.3 數(shù)據(jù)傳輸驗(yàn)證與實(shí)現(xiàn)50-51
• 4.4 嵌入式處理器PowerPC總體設(shè)計51-57
• 4.4.1 嵌入式處理器PowerPC硬核及EDK定制52-53
• 4.4.2 軟件開發(fā)套件SDK中任務(wù)分配與設(shè)計53-54
• 4.4.3 加權(quán)查表法設(shè)計及流程54-55
• 4.4.4 目標(biāo)航跡計算及SDK程序?qū)崿F(xiàn)55-57
• 4.5 硬件描述語言程序設(shè)計和資源誤差分析57-61
• 4.5.1 硬件描述語言Verilog-HDL的總體設(shè)計58-59
• 4.5.2 FIR濾波器IP核實(shí)現(xiàn)及資源分析59
• 4.5.3 有限字長效應(yīng)及誤差分析59-61
• 4.6 本章小結(jié)61-62
• 5 工控機(jī)側(cè)顯示界面功能實(shí)現(xiàn)62-66
• 5.1 引言62
• 5.2 基于千兆網(wǎng)口的整體界面設(shè)計62-65
• 5.2.1 基本波形測試模式63-64
• 5.2.2 計算機(jī)下載任意波形并轉(zhuǎn)發(fā)模式64
• 5.2.3 實(shí)時采集雷達(dá)中頻泄露信號并轉(zhuǎn)發(fā)模式64-65
• 5.3 本章小結(jié)65-66
• 6 總體調(diào)試分析與結(jié)果驗(yàn)證66-72
• 6.1 引言66
• 6.2 硬件功能模塊測試66-69
• 6.2.1 ADC動態(tài)有效位測試66-67
• 6.2.2 DAC無雜散動態(tài)范圍測試67-68
• 6.2.3 雙端口SRAM功能測試68-69
• 6.2.4 存儲FLASH功能測試69
• 6.3 總體功能實(shí)現(xiàn)結(jié)果和分析69-71
• 6.4 本章小結(jié)71-72
• 7 總結(jié)與展望72-74
• 致謝74-75
• 參考文獻(xiàn)75-77

【參考文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前2條

1 許京偉;廖桂生;朱圣棋;;基于幅相線性約束的自適應(yīng)和差波束形成方法研究[J];電子學(xué)報;2013年09期

2 吳琪;王珍;;MIMO雷達(dá)和相控陣?yán)走_(dá)單脈沖測角方法的對比分析[J];電子信息對抗技術(shù);2014年06期

，

本文編號：798664