本文關(guān)鍵詞：基于USB3.0的高速數(shù)據(jù)傳輸系統(tǒng)設(shè)計(jì)與研究

  更多相關(guān)文章： 存儲(chǔ)測(cè)試系統(tǒng) USB3.0 信號(hào)完整性 高速數(shù)據(jù)傳輸

【摘要】：隨著科學(xué)技術(shù)的飛速發(fā)展，微機(jī)接口技術(shù)也在跟隨著變革。如今市場(chǎng)上專用的高速接口有很多種，諸如USB接口、eSATA接口、PCI接口等，而USB接口以其獨(dú)特的優(yōu)勢(shì)得到了廣泛的應(yīng)用，USB3.0的推出使得其有更廣闊的發(fā)展空間。 本實(shí)驗(yàn)室存儲(chǔ)測(cè)試技術(shù)中的高速數(shù)據(jù)傳輸以USB2.0接口為主，但是近年來(lái)以GB為單位的海量存儲(chǔ)的出現(xiàn)，，USB2.0接口的傳輸速率對(duì)海量存儲(chǔ)的數(shù)據(jù)傳輸太慢，如何使得計(jì)算機(jī)與測(cè)試系統(tǒng)之間實(shí)現(xiàn)數(shù)據(jù)更快的交換成了如今的關(guān)鍵問(wèn)題。針對(duì)這一難題實(shí)驗(yàn)室已經(jīng)開始基于USB3.0的高速數(shù)據(jù)傳輸系統(tǒng)的研究。本文是在此基礎(chǔ)上設(shè)計(jì)了以USB3.0為傳輸接口、DDR2為大容量緩沖、FPGA為主控器的高速數(shù)據(jù)傳輸系統(tǒng)。 論文首先對(duì)本課題的研究背景和發(fā)展現(xiàn)狀做了詳細(xì)的介紹，分析了幾種不同類型接口的性能；其次對(duì)USB2.0在應(yīng)用中遇到的常見(jiàn)問(wèn)題作了分析并給出了解決方式；再通過(guò)USB2.0與USB3.0的性能對(duì)比并設(shè)計(jì)了基于USB3.0的高速數(shù)據(jù)傳輸系統(tǒng)，繪制了各個(gè)模塊的原理圖；利用Cadence軟件對(duì)FPGA與FX3芯片之間的接口信號(hào)做了信號(hào)完整性的仿真分析，并對(duì)信號(hào)的反射、竄擾現(xiàn)象提出了解決方案，對(duì)USB3.0電路的EMC設(shè)計(jì)和仿真；最后設(shè)計(jì)了FX3的固件程序、GPIF II狀態(tài)機(jī)及FPGA邏輯時(shí)序，實(shí)現(xiàn)了數(shù)據(jù)由FPGA通過(guò)USB3.0接口實(shí)時(shí)、準(zhǔn)確地傳輸?shù)絇C機(jī)，并通過(guò)軟件對(duì)該系統(tǒng)的傳輸速度做了測(cè)試，傳輸速率達(dá)到了300MB/s。
【關(guān)鍵詞】：存儲(chǔ)測(cè)試系統(tǒng) USB3.0 信號(hào)完整性 高速數(shù)據(jù)傳輸
【學(xué)位授予單位】：中北大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2015
【分類號(hào)】：TN919
【目錄】：

• 摘要4-5
• ABSTRACT5-9
• 1 緒論9-14
• 1.1 背景與意義9-10
• 1.2 研究現(xiàn)狀10-11
• 1.3 幾種高速接口的對(duì)比分析11-12
• 1.4 論文的主要研究?jī)?nèi)容和章節(jié)安排12-14
• 2 USB2.0 的應(yīng)用及 USB3.0 的發(fā)展14-24
• 2.1 USB2.0 接口在項(xiàng)目中的應(yīng)用14-17
• 2.1.1 USB2.0 的應(yīng)用原理圖14-15
• 2.1.2 GPIF 的設(shè)計(jì)與應(yīng)用15-17
• 2.2 USB2.0 在應(yīng)用中易出現(xiàn)的問(wèn)題及解決方法17-20
• 2.2.1 USB2.0 在連接上位機(jī)與下位機(jī)不識(shí)別問(wèn)題17
• 2.2.2 讀數(shù)出現(xiàn)中斷相關(guān)問(wèn)題17-19
• 2.2.3 USB2.0 的驅(qū)動(dòng)問(wèn)題19-20
• 2.3 USB3.020-23
• 2.3.1 USB3.0 概述20-22
• 2.3.2 物理線纜22
• 2.3.3 數(shù)據(jù)傳輸類型22-23
• 2.4 總結(jié)23-24
• 3 系統(tǒng)硬件電路設(shè)計(jì)24-36
• 3.1 系統(tǒng)的總體設(shè)計(jì)24-25
• 3.2 系統(tǒng)采用芯片的介紹25-30
• 3.2.1 CYUSB3014 控制芯片介紹25-26
• 3.2.2 GPIF II 接口26-27
• 3.2.3 供電模式27-28
• 3.2.4 FPGA 芯片28-29
• 3.2.5 DDR2 SDRM29-30
• 3.3 硬件電路設(shè)計(jì)30-34
• 3.3.1 電源模塊設(shè)計(jì)30-31
• 3.3.2 I2C 電路的設(shè)計(jì)31-32
• 3.3.3 接口電路的設(shè)計(jì)32-33
• 3.3.4 時(shí)鐘電路的設(shè)計(jì)33-34
• 3.4 FPGA 與 EZ-USB FX3 及 DDR2 的連接34-35
• 3.5 本章小結(jié)35-36
• 4 USB3.0 的 PCB 設(shè)計(jì)以及信號(hào)完整性的分析36-60
• 4.1 高速 PCB 的設(shè)計(jì)36-42
• 4.1.1 高速 PCB 布線規(guī)則37-38
• 4.1.2 仿真模型的選用38-39
• 4.1.3 IBIS 模型的選取與驗(yàn)證39-42
• 4.2 系統(tǒng)的信號(hào)完整性分析42-56
• 4.2.1 竄擾的產(chǎn)生機(jī)理與仿真42-48
• 4.2.2 反射的產(chǎn)生機(jī)理與仿真48-54
• 4.2.3 前仿真時(shí)序54-56
• 4.3 電磁兼容56-59
• 4.3.1 板級(jí) EMC 設(shè)計(jì)技術(shù)56-57
• 4.3.2 USB3.0 電路 EMC 設(shè)計(jì)與仿真57-59
• 4.4 本章小結(jié)59-60
• 5 讀數(shù)軟件的設(shè)計(jì)60-70
• 5.1 固件程序的設(shè)計(jì)60-65
• 5.1.1 固件程序的編寫60-64
• 5.1.2 GPIF II 的設(shè)計(jì)64-65
• 5.2 FPGA 時(shí)序的設(shè)計(jì)65-67
• 5.3 數(shù)據(jù)傳輸系統(tǒng)的測(cè)試67-69
• 5.4 本章小結(jié)69-70
• 6 總結(jié)與展望70-72
• 6.1 本文總結(jié)70
• 6.2 創(chuàng)新點(diǎn)70-71
• 6.3 展望71-72
• 參考文獻(xiàn)72-75
• 攻讀碩士學(xué)位期間發(fā)表的論文及參與的科研工作75-76
• 致謝76-77

【參考文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前7條

1 祖靜,申湘南,張文棟;存儲(chǔ)測(cè)試技術(shù)[J];兵工學(xué)報(bào);1994年04期

2 劉妍秀;;USB3.0體系結(jié)構(gòu)及發(fā)展前景[J];長(zhǎng)春大學(xué)學(xué)報(bào);2010年10期

3 王巍;李建明;鐘國(guó)林;馬軻瀛;陳金鷹;;基于CADENCE的IBIS模型分析PCB信號(hào)完整性[J];安全與電磁兼容;2012年06期

4 蘆艷芳;郭林;;USB3.0兼容性與電源分配方案[J];電腦知識(shí)與技術(shù);2010年27期

5 索曉杰;翟正軍;姜紅梅;;USB3.0協(xié)議分析與框架設(shè)計(jì)[J];計(jì)算機(jī)測(cè)量與控制;2012年08期

6 何光祖;楊錄;;EZ-USB FX3的GPIFⅡ接口時(shí)序設(shè)計(jì)[J];科技信息;2013年06期

7 段俊紅;韓煉冰;王松;劉鴻博;;USB3.0數(shù)據(jù)傳輸協(xié)議分析及實(shí)現(xiàn)[J];信息安全與通信保密;2013年12期

本文編號(hào)：780021