本文關(guān)鍵詞：基于FPGA的SDR位同步算法研究與實(shí)現(xiàn)

  更多相關(guān)文章： 軟件無(wú)線(xiàn)電 位同步 FPGA 改進(jìn)型Gardner算法

【摘要】：隨著通信電子行業(yè)的快速發(fā)展,軟件無(wú)線(xiàn)電由于其靈活性強(qiáng)、擴(kuò)展性好等優(yōu)點(diǎn)成為了通信領(lǐng)域熱議的話(huà)題。其核心主要是使用一個(gè)通用的硬件平臺(tái),通過(guò)在該平臺(tái)上加載具有不同功能的軟件化模塊來(lái)實(shí)現(xiàn)相應(yīng)的功能。位同步作為軟件無(wú)線(xiàn)電技術(shù)的一部分,其是否能準(zhǔn)確的找到信號(hào)的最佳采樣點(diǎn),將決定整個(gè)軟件無(wú)線(xiàn)電系統(tǒng)性能的好壞,從而影響到通信的質(zhì)量。所以本文研究軟件無(wú)線(xiàn)電系統(tǒng)下的位同步技術(shù)對(duì)無(wú)線(xiàn)通信有著深遠(yuǎn)的影響。本文首先介紹了軟件無(wú)線(xiàn)的發(fā)展現(xiàn)狀及趨勢(shì),然后闡述了位同步在軟件無(wú)線(xiàn)電中的作用及其發(fā)展現(xiàn)狀和趨勢(shì)。接下來(lái)介紹了一些常用的位同步算法,通過(guò)比較選出了本文所使用的是基于內(nèi)插的位同步算法,其中插值濾波器選用的是拋物線(xiàn)插值濾波器,誤差檢測(cè)器使用的是Gardner算法,并在分析Gardner算法的同時(shí),又提出了一種改進(jìn)型Gardner算法。在此基礎(chǔ)上,設(shè)計(jì)出系統(tǒng)的總體方案,并對(duì)位同步系統(tǒng)的主要模塊進(jìn)行了相應(yīng)設(shè)計(jì)。再利用Matlab工具對(duì)軟件無(wú)線(xiàn)電的整體系統(tǒng)進(jìn)行了仿真,并比較了系統(tǒng)沒(méi)有位同步和有位同步時(shí)的差別,同時(shí)又比較了Gardner算法和改進(jìn)型Gardner算法在系統(tǒng)同步時(shí)的差異。最后使用Quartus II軟件對(duì)本次設(shè)計(jì)的系統(tǒng)進(jìn)行了Verilog HDL代碼編寫(xiě),從而完成了位同步在FPGA中的實(shí)現(xiàn),再使用軟件自帶的Singaltap II對(duì)編寫(xiě)后的系統(tǒng)進(jìn)行了在線(xiàn)邏輯分析。本文所提出的改進(jìn)型Gardner算法,解決了傳統(tǒng)Gardner算法在發(fā)送相鄰碼元為同符號(hào)位時(shí)不能檢測(cè)出定時(shí)誤差值的缺點(diǎn),從而加快了系統(tǒng)運(yùn)行的效率。經(jīng)過(guò)Matlab仿真驗(yàn)證了改進(jìn)型Gardner算法在軟件無(wú)線(xiàn)電系統(tǒng)中比Gardner算法恢復(fù)的速度快,進(jìn)而體現(xiàn)出改進(jìn)型Gardner算法具有很好的應(yīng)用價(jià)值。
【關(guān)鍵詞】：軟件無(wú)線(xiàn)電 位同步 FPGA 改進(jìn)型Gardner算法
【學(xué)位授予單位】：黑龍江大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2015
【分類(lèi)號(hào)】：TN919.34;TN791
【目錄】：

• 中文摘要3-4
• Abstract4-9
• 第1章 緒論9-17
• 1.1 論文研究的背景和意義9-12
• 1.2 國(guó)內(nèi)外研究現(xiàn)狀12-15
• 1.2.1 軟件無(wú)線(xiàn)電技術(shù)的發(fā)展現(xiàn)狀及趨勢(shì)12-13
• 1.2.2 位同步技術(shù)的研究與發(fā)展現(xiàn)狀13-15
• 1.3 本文的主要研究?jī)?nèi)容15
• 1.4 本文的組織結(jié)構(gòu)15-17
• 第2章 位同步技術(shù)的相關(guān)知識(shí)17-26
• 2.1 位同步技術(shù)的分類(lèi)17-18
• 2.2 位同步基本原理18-23
• 2.2.1 濾波法18-19
• 2.2.2 數(shù)字鎖相法19-21
• 2.2.3 內(nèi)插法21-23
• 2.3 位同步技術(shù)的性能指標(biāo)23-25
• 2.3.1 相位誤差23-24
• 2.3.2 同步建立時(shí)間24
• 2.3.3 同步保持時(shí)間24
• 2.3.4 同步帶寬24-25
• 2.4 本章小結(jié)25-26
• 第3章 基于內(nèi)插法位同步技術(shù)的設(shè)計(jì)26-43
• 3.1 插值濾波器26-34
• 3.1.1 插值濾波器的原理26-29
• 3.1.2 插值濾波器的性能分析29-31
• 3.1.3 插值濾波器的選取31-32
• 3.1.4 插值濾波器的實(shí)現(xiàn)32-34
• 3.2 定時(shí)誤差檢測(cè)器34-38
• 3.2.1 Gardner算法34-37
• 3.2.2 改進(jìn)型Gardner算法37-38
• 3.3 環(huán)路濾波器的設(shè)計(jì)38-39
• 3.4 NCO控制器的設(shè)計(jì)39-41
• 3.5 最佳采樣點(diǎn)輸出41
• 3.6 本章小結(jié)41-43
• 第4章 基于內(nèi)插法位同步的Matlab仿真43-57
• 4.1 Matlab軟件簡(jiǎn)介43-44
• 4.2 發(fā)送端的Matlab仿真44-46
• 4.2.1 信源部分44-45
• 4.2.2 調(diào)制部分45-46
• 4.3 接收端的Matlab仿真46-55
• 4.3.1 信道仿真46-47
• 4.3.2 下變頻部分的仿真47-49
• 4.3.3 位同步部分的仿真49-55
• 4.4 本章小結(jié)55-57
• 第5章 基于內(nèi)插法位同步的FPGA實(shí)現(xiàn)57-65
• 5.1 系統(tǒng)開(kāi)發(fā)環(huán)境介紹57-58
• 5.1.1 開(kāi)發(fā)工具簡(jiǎn)介57
• 5.1.2 硬件語(yǔ)言選取57-58
• 5.1.3 測(cè)試工具介紹58
• 5.2 位同步FPGA設(shè)計(jì)及Modelsim仿真驗(yàn)證58-63
• 5.2.1 解調(diào)后波形存儲(chǔ)模塊59
• 5.2.2 插值濾波器模塊59-60
• 5.2.3 Gardner算法檢測(cè)模塊60-61
• 5.2.4 環(huán)路濾波器模塊61-62
• 5.2.5 系統(tǒng)最頂層模塊62-63
• 5.3 在硬件平臺(tái)上進(jìn)行在測(cè)試63-64
• 5.4 本章小結(jié)64-65
• 結(jié)論65-67
• 參考文獻(xiàn)67-73
• 致謝73-74
• 攻讀碩士學(xué)位期間發(fā)表的學(xué)術(shù)論文74-75
• 攻讀碩士學(xué)位期間參加的科研項(xiàng)目75-76
• 攻讀碩士學(xué)位期間取得的科研成果76

【參考文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前1條

1 朱毅;;軟件無(wú)線(xiàn)電與3G終端開(kāi)發(fā)[J];數(shù)字通信世界;2009年02期

，

本文編號(hào)：721848