本文關(guān)鍵詞：基于FPGA實(shí)時(shí)視頻圖像網(wǎng)絡(luò)傳輸系統(tǒng)設(shè)計(jì)

  更多相關(guān)文章： FPGA 視頻圖像 以太網(wǎng) Verilog

【摘要】：本文提出了一種以FPGA為核心的實(shí)時(shí)視頻圖像采集存儲(chǔ)和網(wǎng)絡(luò)傳輸顯示系統(tǒng)的設(shè)計(jì)。Verilog編程設(shè)計(jì)用于A/D配置視頻解碼,視頻圖像采集邏輯控制和圖像存儲(chǔ)邏輯控制等模塊。首先概括了網(wǎng)絡(luò)視頻傳輸系統(tǒng)相關(guān)的研究現(xiàn)狀及趨勢,介紹了本系統(tǒng)的總體設(shè)計(jì)及設(shè)計(jì)過程中所使用到的相關(guān)技術(shù),然后重點(diǎn)介紹了FPGA平臺(tái)下自上而下各個(gè)功能模塊的劃分與設(shè)計(jì)。本系統(tǒng)的圖像制式為PAL,輸出的是ITU-656灰度數(shù)字視頻流,像素時(shí)鐘為13.5MHz,幀圖像大小為360*288,幀頻可達(dá)25frame/s。系統(tǒng)電源AC 220V,DC 12V供電。實(shí)驗(yàn)結(jié)果表明,該系統(tǒng)具有體積小、效率高、成本低實(shí)時(shí)性強(qiáng)、集成度高、存取數(shù)據(jù)快、易于擴(kuò)展等優(yōu)點(diǎn)。將在視頻處理、安防監(jiān)控和視頻傳輸?shù)阮I(lǐng)域有深遠(yuǎn)的發(fā)展。
【關(guān)鍵詞】：FPGA 視頻圖像 以太網(wǎng) Verilog
【學(xué)位授予單位】：黑龍江大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2015
【分類號】：TN919.8

【參考文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前1條

1 蘇宛新;程靈燕;程飛燕;;基于DSP+FPGA的實(shí)時(shí)視頻信號處理系統(tǒng)設(shè)計(jì)[J];液晶與顯示;2010年01期

中國碩士學(xué)位論文全文數(shù)據(jù)庫 前1條

1 青格日勒;基于FPGA的視頻采集與顯示系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[D];內(nèi)蒙古大學(xué);2009年

，

本文編號：678640