本文關(guān)鍵詞：基于FPGA的視頻數(shù)據(jù)轉(zhuǎn)發(fā)系統(tǒng)設(shè)計(jì)

  更多相關(guān)文章： 顯示技術(shù) FPGA 制式轉(zhuǎn)換 PAL DVI

【摘要】：在數(shù)字化和現(xiàn)代視頻理念的高速發(fā)展過程中,液晶電視技術(shù)和顯示技術(shù)可以輕松地把收集到的信息帶到我們面前,方便我們做出決策并對(duì)其進(jìn)行研究。生活中,我們需要欣賞進(jìn)口的錄像節(jié)目、衛(wèi)星電視節(jié)目,由于其技術(shù)標(biāo)準(zhǔn)與我國(guó)的PAL/D不可能完全相同,因此我們需要通過制式轉(zhuǎn)換使我們的電視機(jī)和要看的電視節(jié)目相互兼容,制式相通。而在生產(chǎn)研究中,由于各方面標(biāo)準(zhǔn)和需求不同,往往需要對(duì)同一種視頻數(shù)據(jù)根據(jù)不同的需要在不同制式的顯示器上進(jìn)行顯示,而不同制式的顯示器對(duì)幀頻、像素、亮度帶寬、色度帶寬等有不同的要求,對(duì)工作的進(jìn)行有較大的影響。有鑒于此,本課題設(shè)計(jì)了一塊以FPGA作為主控芯片開發(fā)平臺(tái)的目標(biāo)信息處理板,它是一個(gè)獨(dú)立的電路模塊,能有效解決上述問題。FPGA具有用戶可編程、可靠性高、集成度高等優(yōu)點(diǎn),在芯片中即可設(shè)計(jì)板級(jí)電路,使得印刷電路板的制作難度大大降低,同時(shí)改善了設(shè)計(jì)的靈活性與效率。再加上其時(shí)鐘頻率高、內(nèi)部延遲小等優(yōu)點(diǎn),FPGA被廣泛適用于國(guó)防、通訊、電子等領(lǐng)域。使用FPGA對(duì)本系統(tǒng)進(jìn)行開發(fā)時(shí),在完成模塊接口設(shè)計(jì)的前提下,利用硬件描述語言VHDL來描述設(shè)計(jì)思想,然后利用Modelsim工具進(jìn)行仿真,最后利用Xilinx的FPGA實(shí)現(xiàn)其功能。此信息處理板在具有PAL制視頻輸出功能的同時(shí),也具有DVI視頻輸出功能。通過攝像機(jī)捕捉的分辨率為640x512(100Hz,單色8bits)的LVDS輸入圖像,分兩路輸出,DVI輸出640x480pixel(75Hz,8bits)的圖像,PAL輸出640x512pixel(25Hz)的圖像。在對(duì)輸入的紅外數(shù)字視頻信號(hào)進(jìn)行信息處理之余,還可以與上位機(jī)和外部進(jìn)行通訊,更具有復(fù)位功能、固化程序等功能。
【關(guān)鍵詞】：顯示技術(shù) FPGA 制式轉(zhuǎn)換 PAL DVI
【學(xué)位授予單位】：中國(guó)地質(zhì)大學(xué)(北京)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2015
【分類號(hào)】：TN791;TN941
【目錄】：

• 摘要5-6
• Abstract6-9
• 第1章 緒論9-15
• 1.1 研究背景9-10
• 1.2 研究目的及意義10-13
• 1.3 本文的主要內(nèi)容與架構(gòu)安排13-15
• 第2章 FPGA設(shè)計(jì)方法及開發(fā)工具15-25
• 2.1 FPGA簡(jiǎn)介15-16
• 2.1.1 FPGA的發(fā)展15
• 2.1.2 FPGA/CPLD工作原理15-16
• 2.1.3 FPGA典型應(yīng)用領(lǐng)域16
• 2.2 FPGA的設(shè)計(jì)流程16-18
• 2.3 FPGA編程工藝18
• 2.4 開發(fā)環(huán)境18-20
• 2.4.1 開發(fā)軟件ISE14.418-19
• 2.4.2 開發(fā)軟件Quartus II19
• 2.4.3 功能仿真軟件Modelsim19-20
• 2.5 硬件描述語言20-22
• 2.5.1 1VHDL描述語言20-21
• 2.5.2 Verilog描述語言21
• 2.5.3 采用VHDL進(jìn)行設(shè)計(jì)的優(yōu)點(diǎn)21-22
• 2.6 FPGA設(shè)計(jì)的指導(dǎo)思想22-24
• 2.6.1 同步設(shè)計(jì)原則22
• 2.6.2 盡量使用全局時(shí)鐘22-23
• 2.6.3 面積與速度的平衡和互換原則23
• 2.6.4 系統(tǒng)原則23-24
• 2.7 本章小結(jié)24-25
• 第3章 系統(tǒng)設(shè)計(jì)25-66
• 3.1 系統(tǒng)概述25-26
• 3.1.1 系統(tǒng)結(jié)構(gòu)設(shè)計(jì)25-26
• 3.1.2 系統(tǒng)功能設(shè)計(jì)26
• 3.2 系統(tǒng)外圍電路26-45
• 3.2.1 FPGA芯片26-28
• 3.2.2 PAL芯片28-33
• 3.2.3 DVI芯片33-37
• 3.2.4 LVDS芯片37-39
• 3.2.5 異步SRAM芯片39-42
• 3.2.6 外部存儲(chǔ)芯片42-45
• 3.2.7 其他芯片45
• 3.3 系統(tǒng)模塊設(shè)計(jì)45-65
• 3.3.1 LVDS模塊45-49
• 3.3.2 DVI電路模塊49-52
• 3.3.3 PAL電路模塊52-57
• 3.3.4 異步SRAM模塊57-60
• 3.3.5 外部存儲(chǔ)模塊60-65
• 3.4 本章小結(jié)65-66
• 第4章 電路仿真結(jié)果分析66-75
• 4.1 Modelsim 10.1 仿真環(huán)境介紹66-67
• 4.2 數(shù)據(jù)傳輸模塊仿真結(jié)果67-69
• 4.3 分辨率調(diào)整模塊69-70
• 4.4 行場(chǎng)同步仿真結(jié)果70-75
• 第5章 總結(jié)與展望75-76
• 致謝76-77
• 參考文獻(xiàn)77-79
• 個(gè)人簡(jiǎn)歷79

【參考文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前10條

1 井新宇;基于CPU和FPGA/CPLD結(jié)構(gòu)設(shè)計(jì)電子系統(tǒng)[J];電子工程師;2004年08期

2 陳威;董春雷;;一種基于FPGA軟核系統(tǒng)的智能429-422信號(hào)轉(zhuǎn)換模塊的設(shè)計(jì)[J];電子技術(shù);2011年03期

3 張廷華;樊桂花;;基于DSP和FPGA的視頻格式轉(zhuǎn)換[J];國(guó)外電子測(cè)量技術(shù);2013年02期

4 李金明;鞠晨雁;劉鵬飛;;航天器用LVDS數(shù)據(jù)總線電纜的設(shè)計(jì)及應(yīng)用[J];電線電纜;2015年01期

5 楊宏亮;金炎勝;王剛毅;;FPGA設(shè)計(jì)中狀態(tài)機(jī)安全性研究[J];黑龍江科學(xué);2011年02期

6 鄒連英;余峰;;Xilinx DDR2 IP核控制器設(shè)計(jì)[J];艦船電子工程;2012年06期

7 翁黎朗;EDA工具軟件Multisim2001在功率放大器設(shè)計(jì)中的應(yīng)用[J];集美大學(xué)學(xué)報(bào)(自然科學(xué)版);2004年03期

8 侯利民;蘇淑靖;;基于低壓差分信號(hào)(LVDS)總線的數(shù)字信號(hào)源設(shè)計(jì)與實(shí)現(xiàn)[J];科學(xué)技術(shù)與工程;2013年32期

9 許孟杰;劉文臣;劉云;;基于FPGA的AD采樣設(shè)計(jì)[J];艦船電子工程;2015年01期

10 張麗杰;呂少中;;Quartus Ⅱ軟件在數(shù)字邏輯電路教學(xué)中的應(yīng)用[J];軟件導(dǎo)刊;2012年04期

，

本文編號(hào)：671320