本文關(guān)鍵詞：基于PCIE總線(xiàn)的圖像數(shù)據(jù)傳輸系統(tǒng)設(shè)計(jì)

  更多相關(guān)文章： PCIE總線(xiàn) FPGA LVDS DMA

【摘要】：航天相機(jī)是航天探測(cè)領(lǐng)域重要的遙感器,它分為航天偵察相機(jī)、航天測(cè)繪相機(jī)等多種類(lèi)型,在民用、軍事等方面也有著相當(dāng)廣泛的應(yīng)用。在測(cè)試航天相機(jī)的性能時(shí),需要將其產(chǎn)生的圖像數(shù)據(jù)快速、可靠地傳輸?shù)接?jì)算機(jī)中,這對(duì)計(jì)算機(jī)的系統(tǒng)總線(xiàn)提出了較高要求。PCIE總線(xiàn)作為第三代系統(tǒng)總線(xiàn),因其傳輸帶寬高、全新的點(diǎn)對(duì)點(diǎn)互連架構(gòu)以及對(duì)PCI總線(xiàn)的高度兼容等優(yōu)點(diǎn),在需要高速傳輸數(shù)據(jù)的場(chǎng)合得到越來(lái)越多的應(yīng)用。因此,針對(duì)航天相機(jī)的性能測(cè)試問(wèn)題,論文設(shè)計(jì)了一種基于PCIE總線(xiàn)的圖像數(shù)據(jù)傳輸系統(tǒng)。本傳輸系統(tǒng)以Altera Cyclone IV系列FPGA為控制核心,通過(guò)其內(nèi)部集成的IP核實(shí)現(xiàn)PCIE接口電路。外部LVDS圖像數(shù)據(jù)首先通過(guò)LVDS接口芯片轉(zhuǎn)換為單端信號(hào),之后經(jīng)過(guò)隔離芯片傳入FPGA。為了實(shí)現(xiàn)圖像數(shù)據(jù)的實(shí)時(shí)接收,在FPGA中例化兩個(gè)RAM對(duì)圖像數(shù)據(jù)進(jìn)行緩沖,當(dāng)滿(mǎn)足一定條件時(shí),發(fā)出DMA操作請(qǐng)求,將數(shù)據(jù)以DMA方式高速傳輸?shù)接?jì)算機(jī)中,并通過(guò)上位機(jī)顯示圖像。論文在詳細(xì)分析系統(tǒng)技術(shù)要求的基礎(chǔ)上,設(shè)計(jì)并實(shí)現(xiàn)了滿(mǎn)足技術(shù)要求的基于PCIE總線(xiàn)的圖像數(shù)據(jù)傳輸系統(tǒng),對(duì)系統(tǒng)的組成、工作原理以及各主要模塊實(shí)現(xiàn)的功能進(jìn)行了詳細(xì)闡述。系統(tǒng)設(shè)計(jì)主要分為硬件電路設(shè)計(jì)與FPGA內(nèi)部邏輯設(shè)計(jì)。硬件電路設(shè)計(jì)主要包括LVDS接口電路設(shè)計(jì)、FPGA配置電路設(shè)計(jì)、供電電路設(shè)計(jì)和隔離電路設(shè)計(jì)。FPGA內(nèi)部邏輯設(shè)計(jì)主要完成兩個(gè)功能:一是緩沖外部圖像數(shù)據(jù),主要通過(guò)FPGA內(nèi)部例化的兩個(gè)RAM的乒乓操作實(shí)現(xiàn);二是實(shí)現(xiàn)PCIE接口電路,主要通過(guò)定制PCIE IP核以及修改定制后的程序?qū)崿F(xiàn)。對(duì)本圖像數(shù)據(jù)傳輸系統(tǒng)的FPGA內(nèi)部邏輯與實(shí)際數(shù)據(jù)傳輸性能進(jìn)行了測(cè)試和結(jié)果分析,驗(yàn)證了系統(tǒng)的可行性。
【關(guān)鍵詞】：PCIE總線(xiàn) FPGA LVDS DMA
【學(xué)位授予單位】：西安電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2015
【分類(lèi)號(hào)】：V445.8;TN919.6
【目錄】：

• 摘要5-6
• ABSTRACT6-11
• 縮略語(yǔ)對(duì)照表11-15
• 第一章 緒論15-21
• 1.1 研究背景及意義15-18
• 1.1.1 系統(tǒng)總線(xiàn)的發(fā)展15-16
• 1.1.2 研究意義16-18
• 1.2 國(guó)內(nèi)外研究現(xiàn)狀18-19
• 1.3 論文主要工作與結(jié)構(gòu)安排19-21
• 第二章 系統(tǒng)概要設(shè)計(jì)21-27
• 2.1 系統(tǒng)技術(shù)要求21-22
• 2.2 系統(tǒng)組成與工作原理22-24
• 2.2.1 系統(tǒng)組成22-24
• 2.2.2 工作原理24
• 2.3 模塊功能分析24-26
• 2.4 本章小結(jié)26-27
• 第三章 系統(tǒng)硬件設(shè)計(jì)27-35
• 3.1 LVDS接口電路設(shè)計(jì)27-28
• 3.1.1 LVDS信號(hào)介紹27-28
• 3.1.2 LVDS接口電路實(shí)現(xiàn)28
• 3.2 FPGA配置電路設(shè)計(jì)28-31
• 3.2.1 FPGA配置方式29
• 3.2.2 FPGA配置電路實(shí)現(xiàn)29-31
• 3.3 供電電路設(shè)計(jì)31-32
• 3.3.1 供電需求分析31
• 3.3.2 供電電路實(shí)現(xiàn)31-32
• 3.4 隔離電路設(shè)計(jì)32-33
• 3.5 本章小結(jié)33-35
• 第四章 FPGA內(nèi)部邏輯分析與設(shè)計(jì)35-57
• 4.1 PCIE總線(xiàn)結(jié)構(gòu)35-42
• 4.1.1 PCIE總線(xiàn)拓?fù)浣Y(jié)構(gòu)35-38
• 4.1.2 PCIE總線(xiàn)分層結(jié)構(gòu)38-42
• 4.2 PCIE IP核定制42-45
• 4.3 PCIE IP核程序分析45-51
• 4.3.1 硬核模塊46-47
• 4.3.2 配置信號(hào)采樣模塊47-48
• 4.3.3 LMI模塊48
• 4.3.4 應(yīng)用層模塊48-51
• 4.4 FPGA內(nèi)部邏輯設(shè)計(jì)51-56
• 4.4.1 雙緩沖RAM設(shè)計(jì)51-54
• 4.4.2 驅(qū)動(dòng)接口設(shè)計(jì)54
• 4.4.3 DMA傳輸設(shè)計(jì)54-56
• 4.5 本章小結(jié)56-57
• 第五章 系統(tǒng)測(cè)試57-65
• 5.1 PCIE板卡的安裝57-59
• 5.2 FPGA內(nèi)部邏輯測(cè)試59-62
• 5.2.1 雙RAM乒乓操作測(cè)試59-61
• 5.2.2 DMA操作測(cè)試61-62
• 5.3 數(shù)據(jù)傳輸測(cè)試62-64
• 5.4 本章小結(jié)64-65
• 第六章 結(jié)束語(yǔ)65-67
• 6.1 工作總結(jié)65-66
• 6.2 研究展望66-67
• 參考文獻(xiàn)67-69
• 致謝69-71
• 作者簡(jiǎn)介71-72

【相似文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前7條

1 肖龍;萬(wàn)e，

本文編號(hào)：624797