本文關(guān)鍵詞：基于PCIE總線的圖像數(shù)據(jù)傳輸系統(tǒng)設(shè)計

  更多相關(guān)文章： PCIE總線 FPGA LVDS DMA

【摘要】：航天相機是航天探測領(lǐng)域重要的遙感器,它分為航天偵察相機、航天測繪相機等多種類型,在民用、軍事等方面也有著相當(dāng)廣泛的應(yīng)用。在測試航天相機的性能時,需要將其產(chǎn)生的圖像數(shù)據(jù)快速、可靠地傳輸?shù)接嬎銠C中,這對計算機的系統(tǒng)總線提出了較高要求。PCIE總線作為第三代系統(tǒng)總線,因其傳輸帶寬高、全新的點對點互連架構(gòu)以及對PCI總線的高度兼容等優(yōu)點,在需要高速傳輸數(shù)據(jù)的場合得到越來越多的應(yīng)用。因此,針對航天相機的性能測試問題,論文設(shè)計了一種基于PCIE總線的圖像數(shù)據(jù)傳輸系統(tǒng)。本傳輸系統(tǒng)以Altera Cyclone IV系列FPGA為控制核心,通過其內(nèi)部集成的IP核實現(xiàn)PCIE接口電路。外部LVDS圖像數(shù)據(jù)首先通過LVDS接口芯片轉(zhuǎn)換為單端信號,之后經(jīng)過隔離芯片傳入FPGA。為了實現(xiàn)圖像數(shù)據(jù)的實時接收,在FPGA中例化兩個RAM對圖像數(shù)據(jù)進行緩沖,當(dāng)滿足一定條件時,發(fā)出DMA操作請求,將數(shù)據(jù)以DMA方式高速傳輸?shù)接嬎銠C中,并通過上位機顯示圖像。論文在詳細(xì)分析系統(tǒng)技術(shù)要求的基礎(chǔ)上,設(shè)計并實現(xiàn)了滿足技術(shù)要求的基于PCIE總線的圖像數(shù)據(jù)傳輸系統(tǒng),對系統(tǒng)的組成、工作原理以及各主要模塊實現(xiàn)的功能進行了詳細(xì)闡述。系統(tǒng)設(shè)計主要分為硬件電路設(shè)計與FPGA內(nèi)部邏輯設(shè)計。硬件電路設(shè)計主要包括LVDS接口電路設(shè)計、FPGA配置電路設(shè)計、供電電路設(shè)計和隔離電路設(shè)計。FPGA內(nèi)部邏輯設(shè)計主要完成兩個功能:一是緩沖外部圖像數(shù)據(jù),主要通過FPGA內(nèi)部例化的兩個RAM的乒乓操作實現(xiàn);二是實現(xiàn)PCIE接口電路,主要通過定制PCIE IP核以及修改定制后的程序?qū)崿F(xiàn)。對本圖像數(shù)據(jù)傳輸系統(tǒng)的FPGA內(nèi)部邏輯與實際數(shù)據(jù)傳輸性能進行了測試和結(jié)果分析,驗證了系統(tǒng)的可行性。
【關(guān)鍵詞】：PCIE總線 FPGA LVDS DMA
【學(xué)位授予單位】：西安電子科技大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2015
【分類號】：V445.8;TN919.6
【目錄】：

• 摘要5-6
• ABSTRACT6-11
• 縮略語對照表11-15
• 第一章 緒論15-21
• 1.1 研究背景及意義15-18
• 1.1.1 系統(tǒng)總線的發(fā)展15-16
• 1.1.2 研究意義16-18
• 1.2 國內(nèi)外研究現(xiàn)狀18-19
• 1.3 論文主要工作與結(jié)構(gòu)安排19-21
• 第二章 系統(tǒng)概要設(shè)計21-27
• 2.1 系統(tǒng)技術(shù)要求21-22
• 2.2 系統(tǒng)組成與工作原理22-24
• 2.2.1 系統(tǒng)組成22-24
• 2.2.2 工作原理24
• 2.3 模塊功能分析24-26
• 2.4 本章小結(jié)26-27
• 第三章 系統(tǒng)硬件設(shè)計27-35
• 3.1 LVDS接口電路設(shè)計27-28
• 3.1.1 LVDS信號介紹27-28
• 3.1.2 LVDS接口電路實現(xiàn)28
• 3.2 FPGA配置電路設(shè)計28-31
• 3.2.1 FPGA配置方式29
• 3.2.2 FPGA配置電路實現(xiàn)29-31
• 3.3 供電電路設(shè)計31-32
• 3.3.1 供電需求分析31
• 3.3.2 供電電路實現(xiàn)31-32
• 3.4 隔離電路設(shè)計32-33
• 3.5 本章小結(jié)33-35
• 第四章 FPGA內(nèi)部邏輯分析與設(shè)計35-57
• 4.1 PCIE總線結(jié)構(gòu)35-42
• 4.1.1 PCIE總線拓?fù)浣Y(jié)構(gòu)35-38
• 4.1.2 PCIE總線分層結(jié)構(gòu)38-42
• 4.2 PCIE IP核定制42-45
• 4.3 PCIE IP核程序分析45-51
• 4.3.1 硬核模塊46-47
• 4.3.2 配置信號采樣模塊47-48
• 4.3.3 LMI模塊48
• 4.3.4 應(yīng)用層模塊48-51
• 4.4 FPGA內(nèi)部邏輯設(shè)計51-56
• 4.4.1 雙緩沖RAM設(shè)計51-54
• 4.4.2 驅(qū)動接口設(shè)計54
• 4.4.3 DMA傳輸設(shè)計54-56
• 4.5 本章小結(jié)56-57
• 第五章 系統(tǒng)測試57-65
• 5.1 PCIE板卡的安裝57-59
• 5.2 FPGA內(nèi)部邏輯測試59-62
• 5.2.1 雙RAM乒乓操作測試59-61
• 5.2.2 DMA操作測試61-62
• 5.3 數(shù)據(jù)傳輸測試62-64
• 5.4 本章小結(jié)64-65
• 第六章 結(jié)束語65-67
• 6.1 工作總結(jié)65-66
• 6.2 研究展望66-67
• 參考文獻67-69
• 致謝69-71
• 作者簡介71-72

【相似文獻】

中國期刊全文數(shù)據(jù)庫 前7條

1 肖龍;萬e，

本文編號：624797