本文關(guān)鍵詞：一種抗攻擊密碼電路的設(shè)計(jì)與實(shí)現(xiàn)

  更多相關(guān)文章： 功耗分析攻擊 功耗分析攻擊平臺(tái) 密碼電路 WDDL

【摘要】：隨著集成電路的發(fā)展,嵌入式產(chǎn)品的應(yīng)用越來(lái)越廣泛。但與此同時(shí),一些應(yīng)用場(chǎng)合對(duì)嵌入式產(chǎn)品的安全性提出了很高的要求,其中,對(duì)抵抗功耗分析攻擊的要求尤為高。恒定功耗單元是抵抗功耗分析攻擊十分有效的方法,而WDDL技術(shù)因具有資源消耗低、可移植性、可設(shè)計(jì)性等特點(diǎn)而得到廣泛研究。本文重點(diǎn)研究了基于WDDL的抗功耗分析攻擊DES密碼電路的設(shè)計(jì)與實(shí)現(xiàn)。首先,本文介紹了功耗分析攻擊的物理基礎(chǔ),闡述了各種功耗分析攻擊技術(shù)的原理與方法,分析了現(xiàn)有的抗功耗分析攻擊措施的優(yōu)缺點(diǎn),確定了本文基于WDDL的密碼電路設(shè)計(jì)路線。其次,本文設(shè)計(jì)了基于FPGA的WDDL半定制設(shè)計(jì)流程,并在FPGA上實(shí)現(xiàn)差分布線。同時(shí),本文設(shè)計(jì)了實(shí)測(cè)功耗分析攻擊平臺(tái)對(duì)設(shè)計(jì)的抗功耗分析攻擊密碼電路進(jìn)行測(cè)試分析。最后,根據(jù)FPGA設(shè)計(jì)的成功經(jīng)驗(yàn),本文實(shí)現(xiàn)了基于SMIC-0.18um工藝的WDDL密碼電路,設(shè)計(jì)了WDDL的ASIC設(shè)計(jì)前端和后端流程,并提出交叉線的差分布線方法,提高了差分布線負(fù)載平衡效果。同時(shí),本文還設(shè)計(jì)了基于電子設(shè)計(jì)自動(dòng)化軟件的仿真功耗分析攻擊平臺(tái),對(duì)WDDL的ASIC抗功耗分析攻擊密碼電路進(jìn)行了測(cè)試評(píng)估。論文中給出了仿真和實(shí)測(cè)結(jié)果。實(shí)測(cè)結(jié)果表明,FPGA的抗攻擊DES密碼電路在50萬(wàn)條功耗軌跡下仍然未能攻破。仿真驗(yàn)證表明,攻破ASIC的抗攻擊DES密碼電路所需要的功耗軌跡數(shù)量是攻破無(wú)防護(hù)密碼電路所需要功耗軌跡數(shù)量的150倍,WDDL的DES密碼電路的抗功耗攻擊能力大幅提高。
【關(guān)鍵詞】：功耗分析攻擊 功耗分析攻擊平臺(tái) 密碼電路 WDDL
【學(xué)位授予單位】：東南大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2015
【分類號(hào)】：TN918.4
【目錄】：

• 摘要4-5
• ABSTRACT5-9
• 第一章 緒論9-13
• 1.1 論文的背景9-10
• 1.2 國(guó)內(nèi)外的研究現(xiàn)狀10-11
• 1.3 論文的主要工作和結(jié)構(gòu)安排11-13
• 第二章 功耗分析攻擊理論及防護(hù)措施13-33
• 2.1 功耗分析攻擊的物理基礎(chǔ)13-21
• 2.1.1 功耗的基本構(gòu)成14-17
• 2.1.1.1 靜態(tài)功耗14-15
• 2.1.1.2 動(dòng)態(tài)功耗15-17
• 2.1.2 功耗軌跡的統(tǒng)計(jì)特性17-21
• 2.1.2.1 功耗軌跡的組成18
• 2.1.2.2 單功耗點(diǎn)特性18-21
• 2.2 功耗分析攻擊原理與技術(shù)21-25
• 2.2.1 簡(jiǎn)單功耗分析攻擊原理21-22
• 2.2.2 差分功耗分析攻擊原理22-23
• 2.2.3 相關(guān)系數(shù)功耗分析攻擊原理23-25
• 2.3 功耗分析攻擊防護(hù)技術(shù)25-31
• 2.3.1 掩碼技術(shù)25-28
• 2.3.1.1 布爾掩碼與算術(shù)掩碼25
• 2.3.1.2 架構(gòu)級(jí)掩碼技術(shù)25-27
• 2.3.1.3 元件級(jí)掩碼技術(shù)27-28
• 2.3.2 隱藏技術(shù)28-31
• 2.3.2.1 隨機(jī)化功耗技術(shù)29
• 2.3.2.2 恒定功耗單元技術(shù)29-31
• 2.4 本章小結(jié)31-33
• 第三章 WDDL抗功耗攻擊密碼電路FPGA設(shè)計(jì)與驗(yàn)證33-63
• 3.1 FPGA的WDDL單元庫(kù)設(shè)計(jì)33-38
• 3.1.1 組合邏輯單元設(shè)計(jì)34-36
• 3.1.2 時(shí)序邏輯單元設(shè)計(jì)36-38
• 3.2 WDDL的DES密碼電路FPGA設(shè)計(jì)38-49
• 3.2.1 DES算法設(shè)計(jì)38-40
• 3.2.2 DES密碼電路設(shè)計(jì)40-42
• 3.2.3 WDDL的DES密碼電路設(shè)計(jì)42-47
• 3.2.4 FPGA復(fù)制差分布線方法實(shí)現(xiàn)47-49
• 3.3 FPGA實(shí)測(cè)功耗攻擊平臺(tái)設(shè)計(jì)49-58
• 3.3.1 功耗軌跡采集系統(tǒng)設(shè)計(jì)49-55
• 3.3.1.1 采樣電路設(shè)計(jì)50-51
• 3.3.1.2 示波器的配置51-52
• 3.3.1.3 采樣系統(tǒng)上位機(jī)軟件設(shè)計(jì)52-55
• 3.3.2 功耗軌跡預(yù)處理算法設(shè)計(jì)55-56
• 3.3.2.1 功耗軌跡對(duì)齊算法設(shè)計(jì)55
• 3.3.2.2 功耗軌跡壓縮算法設(shè)計(jì)55-56
• 3.3.3 功耗攻擊模型的建立56
• 3.3.4 實(shí)測(cè)平臺(tái)功耗攻擊結(jié)果56-58
• 3.4 FPGA的抗攻擊DES密碼電路抗攻擊能力測(cè)試與分析58-61
• 3.4.1 CPA攻擊測(cè)試參數(shù)設(shè)置與測(cè)試過程58-59
• 3.4.2 CPA攻擊測(cè)試結(jié)果59-60
• 3.4.3 功耗攻擊測(cè)試結(jié)果分析60-61
• 3.5 本章小結(jié)61-63
• 第四章 WDDL抗功耗攻擊密碼電路ASIC設(shè)計(jì)與驗(yàn)證63-93
• 4.1 WDDL的ASIC庫(kù)單元設(shè)計(jì)63-71
• 4.1.1 組合邏輯單元設(shè)計(jì)63-65
• 4.1.2 時(shí)序邏輯單元設(shè)計(jì)65-66
• 4.1.3 基于SMIC-0.18um工藝的WDDL單元功耗平衡性分析66-70
• 4.1.4 單元面積與功耗開銷70-71
• 4.2 WDDL的DES密碼電路ASIC設(shè)計(jì)71-83
• 4.2.1 基于WDDL的半定制電路設(shè)計(jì)方法71-75
• 4.2.2 差分布線技術(shù)75-83
• 4.2.2.1 差分布線的意義75-76
• 4.2.2.2 基于Galaxy Custom Router的差分布線方法實(shí)現(xiàn)76-77
• 4.2.2.3 復(fù)制差分布線方法實(shí)現(xiàn)77-80
• 4.2.2.4 復(fù)制方法產(chǎn)生的毛刺問題及其解決方法80-82
• 4.2.2.5 差分布線效果對(duì)比82-83
• 4.3 基于EDA軟件的ASIC仿真功耗攻擊平臺(tái)設(shè)計(jì)83-88
• 4.3.1 目標(biāo)工藝庫(kù)的功耗模型83-85
• 4.3.2 EDA軟件介紹85
• 4.3.3 基于仿真的功耗攻擊平臺(tái)工作流程85-86
• 4.3.4 無(wú)防護(hù)DES密碼電路的仿真功耗攻擊結(jié)果86-88
• 4.4 ASIC的抗攻擊DES密碼電路抗功耗攻擊能力測(cè)試與分析88-92
• 4.4.1 CPA攻擊測(cè)試參數(shù)設(shè)置與測(cè)試過程88-89
• 4.4.2 CPA攻擊測(cè)試結(jié)果89-90
• 4.4.3 功耗攻擊測(cè)試結(jié)果分析與對(duì)比90-92
• 4.5 本章小結(jié)92-93
• 第五章 總結(jié)與展望93-95
• 5.1 總結(jié)93-94
• 5.2 展望94-95
• 致謝95-97
• 參考文獻(xiàn)97-103
• 作者簡(jiǎn)介103

【相似文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前10條

1 李浪;李靜;李仁發(fā);吳克壽;;一種高效功耗攻擊物理實(shí)驗(yàn)平臺(tái)研究[J];計(jì)算機(jī)科學(xué);2010年06期

2 李浪;李仁發(fā);徐雨明;章競(jìng)競(jìng);;功耗攻擊實(shí)驗(yàn)中一種高效功耗模型研究與應(yīng)用[J];計(jì)算機(jī)應(yīng)用研究;2009年12期

3 劉鶴;陳運(yùn);吳震;陳俊;朱冰;;真實(shí)硬件環(huán)境下針對(duì)橢圓曲線密碼體制的簡(jiǎn)單功耗分析攻擊[J];成都信息工程學(xué)院學(xué)報(bào);2011年01期

4 劉上力;趙勁強(qiáng);聶勤務(wù);;基于概率因子的功耗分析建模及仿真研究[J];信息系統(tǒng)工程;2010年05期

5 唐星;章競(jìng)競(jìng);;功耗分析仿真軟件設(shè)計(jì)與實(shí)現(xiàn)[J];信息安全與技術(shù);2013年10期

6 李元;劉政林;鄒雪城;韓煜;陳毅成;;基于真實(shí)密碼電路的功耗分析攻擊研究[J];微電子學(xué);2008年05期

7 羅鵬;馮登國(guó);周永彬;;功耗分析攻擊中的功耗與數(shù)據(jù)相關(guān)性模型[J];通信學(xué)報(bào);2012年S1期

8 褚杰;趙強(qiáng);丁國(guó)良;;基于虛擬儀器的差分功耗分析攻擊平臺(tái)[J];電子測(cè)量與儀器學(xué)報(bào);2008年05期

9 陳艾東;饒金濤;;取樣電阻對(duì)功耗分析攻擊的影響[J];成都信息工程學(xué)院學(xué)報(bào);2012年04期

10 謝滿德,沈海斌,竺紅衛(wèi);對(duì)智能卡進(jìn)行微分功耗分析攻擊的方法研究[J];微電子學(xué);2004年06期

中國(guó)重要會(huì)議論文全文數(shù)據(jù)庫(kù) 前1條

1 李華偉;溫曉青;向東;徐強(qiáng);王智弘;李昂;;VLSI/SOC測(cè)試中的功耗主題—挑戰(zhàn)性問題和現(xiàn)有解決方法[A];第五屆中國(guó)測(cè)試學(xué)術(shù)會(huì)議論文集[C];2008年

中國(guó)重要報(bào)紙全文數(shù)據(jù)庫(kù) 前1條

1 北京立功致遠(yuǎn)科技有限公司Actel FPGA市場(chǎng)推廣與技術(shù)支持工程師 郭立龍;破解功耗成本難題 FPGA開啟消費(fèi)電子之門[N];中國(guó)電子報(bào);2010年

中國(guó)博士學(xué)位論文全文數(shù)據(jù)庫(kù) 前6條

1 陳艾東;模冪算法功耗分析攻擊的研究[D];電子科技大學(xué);2013年

2 苗全;功耗分析攻擊研究及抗功耗分析攻擊密碼芯片設(shè)計(jì)[D];山東大學(xué);2012年

3 李翔宇;密碼集成電路的非算法抗功耗分析設(shè)計(jì)方法研究[D];清華大學(xué);2005年

4 朱念好;對(duì)稱密碼算法功耗分析攻擊防御措施的研究[D];上海交通大學(xué);2014年

5 李浪;分組密碼芯片功耗攻擊與防御問題研究[D];湖南大學(xué);2010年

6 陳志強(qiáng);超深亞微米CMOS集成電路功耗估計(jì)方法及相關(guān)算法研究[D];浙江大學(xué);2006年

中國(guó)碩士學(xué)位論文全文數(shù)據(jù)庫(kù) 前10條

1 成世祺;一種抗攻擊密碼電路的設(shè)計(jì)與實(shí)現(xiàn)[D];東南大學(xué);2015年

2 劉上力;高級(jí)數(shù)據(jù)加密標(biāo)準(zhǔn)的功耗分析及防范方法研究[D];中南大學(xué);2007年

3 章競(jìng)競(jìng);一類加密算法的功耗分析及其防御研究[D];湖南大學(xué);2010年

4 成為;兩種常用密碼系統(tǒng)的功耗分析方法研究與實(shí)驗(yàn)驗(yàn)證[D];上海交通大學(xué);2011年

5 劉人杰;迭代主成分分析在差分功耗分析中的應(yīng)用[D];上海交通大學(xué);2013年

6 陳志敏;安全芯片旁路功耗分析及抗攻擊措施[D];上海交通大學(xué);2007年

7 石偉;抗功耗分析攻擊邏輯的研究與實(shí)現(xiàn)[D];國(guó)防科學(xué)技術(shù)大學(xué);2006年

8 袁侃;分組密碼電路的差分功耗分析新技術(shù)研究[D];上海交通大學(xué);2013年

9 劉亞靈;基于RSA密碼芯片的功耗分析攻擊的研究與實(shí)現(xiàn)[D];天津大學(xué);2012年

10 李金良;針對(duì)DES加密的功耗分析攻擊[D];華東師范大學(xué);2014年

，

本文編號(hào)：583827