本文關(guān)鍵詞：雷達(dá)信號(hào)處理系統(tǒng)設(shè)計(jì)與FPGA實(shí)現(xiàn)

  更多相關(guān)文章： 雷達(dá)信號(hào)處理系統(tǒng) FPGA 信號(hào)處理模塊 接口

【摘要】：隨著雷達(dá)技術(shù)的不斷發(fā)展,雷達(dá)的應(yīng)用領(lǐng)域越來(lái)越廣泛。雷達(dá)信號(hào)處理系統(tǒng)作為雷達(dá)系統(tǒng)的重要組成部分,在雷達(dá)系統(tǒng)中發(fā)揮著重要作用�；贒SP芯片在處理復(fù)雜算法上靈活實(shí)現(xiàn)的優(yōu)勢(shì)和FPGA芯片在處理大數(shù)據(jù)量上快速實(shí)現(xiàn)的優(yōu)勢(shì),本文研究的雷達(dá)信號(hào)系統(tǒng)選用“DSP+FPGA”的架構(gòu)作為其硬件平臺(tái)�；贔PGA可并行處理、體積小、速度快等特點(diǎn),可利用FPGA來(lái)實(shí)現(xiàn)定時(shí)控制、部分信號(hào)處理算法和接口通信。本文針對(duì)FPGA在雷達(dá)信號(hào)處理系統(tǒng)中的應(yīng)用技術(shù)及其實(shí)現(xiàn)展開研究。首先,本文講述了雷達(dá)信號(hào)處理系統(tǒng)的功能需求,表明該信號(hào)處理系統(tǒng)主要由定時(shí)控制板、信號(hào)處理板、存儲(chǔ)板、背板和系統(tǒng)電源組成,并簡(jiǎn)要介紹了它們?cè)谛盘?hào)處理分系統(tǒng)中的作用。接著對(duì)信號(hào)處理系統(tǒng)的硬件設(shè)計(jì)做了概述,其中主要介紹了定時(shí)控制板和信號(hào)處理板的硬件結(jié)構(gòu)設(shè)計(jì)。然后根據(jù)FPGA芯片所需要完成的功能,對(duì)雷達(dá)信號(hào)處理系統(tǒng)的FPGA進(jìn)行了方案設(shè)計(jì)。其次,本文詳細(xì)介紹了所設(shè)計(jì)的方案在FPGA中的具體實(shí)現(xiàn)。其主要分兩部分,一部分是信號(hào)處理模塊的FPGA實(shí)現(xiàn),另外一部分是接口通信的FPGA實(shí)現(xiàn)。本文對(duì)FPGA的各個(gè)處理模塊及其具體實(shí)現(xiàn)作了詳細(xì)描述,并畫出了各個(gè)模塊的處理流程圖。其中有服務(wù)于整體的時(shí)鐘模塊、復(fù)位模塊、控制信號(hào)產(chǎn)生模塊和自檢模塊,還有信號(hào)處理算法模塊如A/D采樣模塊、數(shù)字中頻正交采樣模塊、抗異步干擾模塊和點(diǎn)跡合并模塊。關(guān)于接口通信,信號(hào)處理系統(tǒng)主要用到的通信方式有鏈路口、串口和光纖。本文詳細(xì)介紹了每種通信方式的發(fā)送和接收模塊,并對(duì)發(fā)送和接收信號(hào)的產(chǎn)生和傳輸過(guò)程做了詳細(xì)描述。在工程項(xiàng)目中,該定時(shí)控制板根據(jù)方案設(shè)計(jì),實(shí)現(xiàn)了所需功能,達(dá)到了預(yù)期效果,幫助信號(hào)處理系統(tǒng)完成了整個(gè)系統(tǒng)的研發(fā)工作。
【關(guān)鍵詞】：雷達(dá)信號(hào)處理系統(tǒng) FPGA 信號(hào)處理模塊 接口
【學(xué)位授予單位】：西安電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2015
【分類號(hào)】：TN957.51
【目錄】：

• 摘要5-6
• ABSTRACT6-11
• 符號(hào)對(duì)照表11-12
• 縮略語(yǔ)對(duì)照表12-15
• 第一章 緒論15-19
• 1.1 研究背景及意義15-16
• 1.2 研究現(xiàn)狀及發(fā)展趨勢(shì)16-17
• 1.3 論文內(nèi)容及安排17-19
• 第二章 雷達(dá)信號(hào)處理系統(tǒng)整體設(shè)計(jì)19-35
• 2.1 雷達(dá)信號(hào)處理系統(tǒng)功能需求19-23
• 2.1.1 定時(shí)控制20
• 2.1.2 A/D采樣20
• 2.1.3 數(shù)字中頻正交采樣20-21
• 2.1.4 抗異步干擾21
• 2.1.5 脈沖壓縮21-22
• 2.1.6 MTD22
• 2.1.7 CFAR檢測(cè)22-23
• 2.1.8 接口通信23
• 2.2 雷達(dá)信號(hào)處理系統(tǒng)硬件設(shè)計(jì)23-30
• 2.2.1 雷達(dá)信號(hào)處理系統(tǒng)組成23
• 2.2.2 定時(shí)控制板硬件設(shè)計(jì)23-28
• 2.2.3 信號(hào)處理板硬件設(shè)計(jì)28-29
• 2.2.4 存儲(chǔ)板設(shè)計(jì)29-30
• 2.2.5 背板設(shè)計(jì)30
• 2.2.6 系統(tǒng)電源設(shè)計(jì)30
• 2.3 雷達(dá)信號(hào)處理系統(tǒng)的FPGA方案設(shè)計(jì)30-34
• 2.3.1 FPGA中整體方案設(shè)計(jì)30-31
• 2.3.2 FPGA中信號(hào)處理設(shè)計(jì)31-33
• 2.3.3 FPGA中接口通信設(shè)計(jì)33-34
• 2.4 本章小結(jié)34-35
• 第三章 信號(hào)處理模塊的FPGA實(shí)現(xiàn)35-49
• 3.1 時(shí)鐘管理模塊35-36
• 3.2 系統(tǒng)復(fù)位模塊36-37
• 3.3 控制信號(hào)產(chǎn)生模塊37
• 3.4 A/D采樣模塊37-39
• 3.5 數(shù)字中頻正交采樣模塊39-43
• 3.5.1 低通濾波法數(shù)字中頻正交采樣原理簡(jiǎn)介39-40
• 3.5.2 數(shù)字中頻正交采樣在FPGA中的具體實(shí)現(xiàn)40-42
• 3.5.3 數(shù)字中頻正交采樣模塊調(diào)試結(jié)果42-43
• 3.6 抗異步干擾模塊43-46
• 3.6.1 抗異步干擾處理43-44
• 3.6.2 奇異點(diǎn)剔除處理44-45
• 3.6.3 抗異步干擾模塊的調(diào)試結(jié)果45-46
• 3.7 點(diǎn)跡合并模塊46-48
• 3.8 自檢模塊48
• 3.9 本章小結(jié)48-49
• 第四章 接口通信的FPGA實(shí)現(xiàn)49-59
• 4.1 鏈路口通信49-52
• 4.1.1 鏈路口的發(fā)送與接收模塊49-50
• 4.1.2 鏈路口在FPGA中的具體實(shí)現(xiàn)50-52
• 4.2 串口通信52-56
• 4.2.1 串口的發(fā)送和接收模塊52-54
• 4.2.2 串口在FPGA中的具體實(shí)現(xiàn)54-56
• 4.3 光纖通信56-58
• 4.4 本章小結(jié)58-59
• 第五章 總結(jié)與展望59-61
• 參考文獻(xiàn)61-63
• 致謝63-65
• 作者簡(jiǎn)介65-66

【相似文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前10條

1 ;西安電子科技大學(xué)雷達(dá)信號(hào)處理國(guó)家級(jí)重點(diǎn)實(shí)驗(yàn)室簡(jiǎn)介[J];雷達(dá)學(xué)報(bào);2012年03期

2 ;《雷達(dá)信號(hào)處理重點(diǎn)實(shí)驗(yàn)室基金》簡(jiǎn)介[J];西安電子科技大學(xué)學(xué)報(bào);1997年S1期

3 ;雷達(dá)信號(hào)處理重點(diǎn)實(shí)驗(yàn)室1997年科研情況[J];西安電子科技大學(xué)學(xué)報(bào);1997年S1期

4 孫曉聞,張林讓,吳順君;脈沖多卜勒雷達(dá)信號(hào)處理系統(tǒng)的仿真[J];系統(tǒng)仿真學(xué)報(bào);2002年11期

5 劉偉,李海,曾濤;面向?qū)ο笸ㄓ美走_(dá)信號(hào)處理程序框架的設(shè)計(jì)與實(shí)現(xiàn)[J];北京理工大學(xué)學(xué)報(bào);2004年08期

6 何賓,汪曉男;一種雷達(dá)信號(hào)處理系統(tǒng)新體系結(jié)構(gòu)的設(shè)計(jì)[J];現(xiàn)代雷達(dá);2004年10期

7 楊s，

本文編號(hào)：568955