本文關(guān)鍵詞：AVS運(yùn)動(dòng)估計(jì)模塊硬件設(shè)計(jì)

  更多相關(guān)文章： AVS 整像素運(yùn)動(dòng)估計(jì) 分像素運(yùn)動(dòng)估計(jì) 并行處理

【摘要】：近年來(lái),隨著數(shù)字媒體和互聯(lián)網(wǎng)的高速發(fā)展,高清視頻、手機(jī)視頻、網(wǎng)絡(luò)視頻、視頻監(jiān)控等新應(yīng)用不斷出現(xiàn),使得視頻數(shù)據(jù)呈爆炸式增長(zhǎng)。我國(guó)目前產(chǎn)品主要是采用的H.264的國(guó)際標(biāo)準(zhǔn),需要花費(fèi)昂貴的專利費(fèi)用。在這樣的背景下,AVS視頻標(biāo)準(zhǔn)應(yīng)運(yùn)而生。本文主要對(duì)整像素運(yùn)動(dòng)估計(jì)模塊和分像素運(yùn)動(dòng)估計(jì)模塊作了深入的研究和探討。本文針對(duì)高清視頻編碼設(shè)計(jì)需求,綜合考慮芯片面積、編碼速度以及復(fù)雜度等原則,對(duì)AVS編碼標(biāo)準(zhǔn)中的整像素運(yùn)動(dòng)估計(jì)模塊和分像素運(yùn)動(dòng)估計(jì)模塊的算法進(jìn)行了深入的分析,并對(duì)硬件結(jié)構(gòu)進(jìn)行了優(yōu)化,然后對(duì)優(yōu)化了的各個(gè)模塊編寫RTL代碼。在整像素運(yùn)動(dòng)估計(jì)模塊的設(shè)計(jì)中,采用分層的二維陣列全搜索運(yùn)動(dòng)估計(jì)硬件結(jié)構(gòu),該結(jié)構(gòu)以8×8子塊為最小處理單元,主要在處理單元的并行結(jié)構(gòu)設(shè)計(jì)以及存儲(chǔ)器設(shè)計(jì)方面作出了改進(jìn),實(shí)現(xiàn)了一列像素并行處理,節(jié)約了硬件資源和編碼時(shí)間。在分像素運(yùn)動(dòng)估計(jì)模塊的設(shè)計(jì)中,采用1/2像素運(yùn)動(dòng)估計(jì)和1/4像素運(yùn)動(dòng)估計(jì)并行處理的硬件結(jié)構(gòu),該結(jié)構(gòu)數(shù)據(jù)流規(guī)則,控制簡(jiǎn)單,同樣也實(shí)現(xiàn)了一列/行像素并行處理,提高了分像素運(yùn)動(dòng)估計(jì)速度。本設(shè)計(jì)采用的是Atera公司Cyclone Ⅱ EP2C35F672C6芯片,使用QuartusⅡ進(jìn)行編譯綜合。在完成各個(gè)模塊的RTL設(shè)計(jì)后,編寫testbench仿真文件,使用ModelSim仿真工具進(jìn)行功能仿真。驗(yàn)證和綜合的結(jié)果表明,本設(shè)計(jì)模塊達(dá)到了預(yù)期的目標(biāo),完全能滿足1080P@30fps高清視頻編碼的要求。
【關(guān)鍵詞】：AVS 整像素運(yùn)動(dòng)估計(jì) 分像素運(yùn)動(dòng)估計(jì) 并行處理
【學(xué)位授予單位】：山東大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2015
【分類號(hào)】：TN919.81
【目錄】：

• 摘要8-9
• ABSTRACT9-10
• 第一章 緒論10-13
• 1.1 課題研究背景及意義10
• 1.2 視頻編碼標(biāo)準(zhǔn)的發(fā)展和現(xiàn)狀10-11
• 1.3 論文結(jié)構(gòu)11-13
• 第二章 運(yùn)動(dòng)估計(jì)原理13-28
• 2.1 AVS編碼原理及關(guān)鍵技術(shù)13-17
• 2.2 運(yùn)動(dòng)估計(jì)17-27
• 2.2.1 塊匹配算法17-19
• 2.2.1.1 塊模式的選擇18
• 2.2.1.2 塊匹配準(zhǔn)則18-19
• 2.2.2 常見的搜索算法19-24
• 2.2.2.1 全搜索算法19-20
• 2.2.2.2 快速搜索算法20-24
• 2.2.3 分像素運(yùn)動(dòng)估計(jì)算法24-27
• 2.3 本章小結(jié)27-28
• 第三章 運(yùn)動(dòng)估計(jì)模塊的設(shè)計(jì)28-52
• 3.1 引言28
• 3.2 整像素運(yùn)動(dòng)估計(jì)整體架構(gòu)的設(shè)計(jì)28-38
• 3.2.1 像素存儲(chǔ)器設(shè)計(jì)33-34
• 3.2.2 二維PE陣列設(shè)計(jì)34
• 3.2.3 SAD比較器和MV處理單元的設(shè)計(jì)34-35
• 3.2.4 模式處理器設(shè)計(jì)35-37
• 3.2.5 控制器設(shè)計(jì)37-38
• 3.3 分像素運(yùn)動(dòng)估計(jì)整體架構(gòu)的設(shè)計(jì)38-51
• 3.3.1 插值器的設(shè)計(jì)39-46
• 3.3.1.1 像素存儲(chǔ)器的設(shè)計(jì)41-42
• 3.3.1.2 插值濾波器的設(shè)計(jì)42-44
• 3.3.1.3 接口模塊的設(shè)計(jì)44-45
• 3.3.1.4 調(diào)整限幅器的設(shè)計(jì)45-46
• 3.3.2 PE陣列的設(shè)計(jì)46-48
• 3.3.3 SAD比較器和MV處理單元的設(shè)計(jì)48-49
• 3.3.4 控制器的設(shè)計(jì)49-51
• 3.4 本章小結(jié)51-52
• 第四章 運(yùn)動(dòng)估計(jì)模塊的仿真與驗(yàn)證52-59
• 4.1 功能驗(yàn)證簡(jiǎn)介52-54
• 4.1.1 驗(yàn)證技術(shù)和驗(yàn)證方法52-53
• 4.1.2 功能驗(yàn)證流程53-54
• 4.2 運(yùn)動(dòng)估計(jì)模塊功能驗(yàn)證54-57
• 4.2.1 整像素運(yùn)動(dòng)估計(jì)模塊功能仿真及結(jié)果分析54-55
• 4.2.2 分像素運(yùn)動(dòng)估計(jì)模塊功能仿真及結(jié)果分析55-57
• 4.3 設(shè)計(jì)性能分析57-58
• 4.4 本章總結(jié)58-59
• 第五章 論文總結(jié)59-60
• 參考文獻(xiàn)60-64
• 致謝64-65
• 攻讀碩士學(xué)位期間發(fā)表的學(xué)術(shù)論文65-66
• 附件66

【參考文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前2條

1 李本齋;吳從中;陳家銀;;H.264運(yùn)動(dòng)估計(jì)硬件加速器的設(shè)計(jì)[J];電視技術(shù);2010年S1期

2 吳燕秀;王法翔;;適用于AVS的高性能整像素運(yùn)動(dòng)估計(jì)硬件設(shè)計(jì)[J];電子技術(shù)應(yīng)用;2013年01期

中國(guó)碩士學(xué)位論文全文數(shù)據(jù)庫(kù) 前4條

1 田曉華;AVS視頻編碼中整數(shù)變換與熵編碼研究[D];華中科技大學(xué);2004年

2 袁軍;一種基于狀態(tài)機(jī)的數(shù)字邏輯系統(tǒng)的功能驗(yàn)證方法[D];西南交通大學(xué);2009年

3 劉彥輝;視頻壓縮關(guān)鍵算法的研究[D];重慶大學(xué);2010年

4 胡文安;AVS視頻編碼并行算法的研究與實(shí)現(xiàn)[D];電子科技大學(xué);2010年

，

本文編號(hào)：567979