本文關(guān)鍵詞：低信噪比SC-FDE系統(tǒng)同步算法研究及其FPGA實現(xiàn)，由筆耕文化傳播整理發(fā)布。

【摘要】：單載波頻域均衡(Single Carrier Frequency Domain Equalization,SC-FDE)技術(shù)由于其出色的抗多徑衰落的能力,以及較低的硬件實現(xiàn)復(fù)雜度,正逐漸成為寬帶無線通信技術(shù)的重要組成部分,同時作為正交頻分復(fù)用(OFDM)技術(shù)的補充和發(fā)展,已經(jīng)成功應(yīng)用于3GPP長期演進(LTE)系統(tǒng)中的上行鏈路。目前關(guān)于SC-FDE技術(shù)的研究主要集中在較高信噪比條件下的無線通信系統(tǒng)中,但實際上無論是在民用通信領(lǐng)域還是軍事通信領(lǐng)域,都對低信噪比條件下SC-FDE技術(shù)的研究提出了需求,典型的代表如基于空白電視頻段的“Weightless”標(biāo)準(zhǔn)。作為一種寬帶無線通信技術(shù),SC-FDE系統(tǒng)對時頻同步誤差非常敏感,接收端信號的同步精度直接影響到系統(tǒng)的性能。論文對低信噪比條件下SC-FDE系統(tǒng)的同步算法進行了研究,主要的工作和創(chuàng)新點包括:(1)通過比較目前常見SC-FDE系統(tǒng)同步算法的優(yōu)缺點,以及這些同步算法在低信噪比條件下的性能分析,論文借鑒了Tufvesson同步算法的基本思想,提出了兩種低信噪比條件下SC-FDE系統(tǒng)的同步算法。論文提出的算法解決了Tufvesson同步算法頻偏估計精度和頻偏估計范圍相互制約的問題,并且通過對符號定時估計點的位置進行修正,保證了在多徑信道條件下,符號定時估計的正確性。同時論文還給出了這兩種同步算法在高斯白噪聲(AWGN)信道和多徑信道條件下的Matlab仿真分析,說明了同步算法的正確性。(2)在同步算法設(shè)計時,考慮到基于結(jié)構(gòu)1的同步算法在利用FPGA進行實現(xiàn)時,資源消耗過大,論文提出了基于結(jié)構(gòu)2的同步算法。雖然基于結(jié)構(gòu)2的同步算法會在一定程度上降低系統(tǒng)的信息傳輸效率,但是卻可以大大減少FPGA實現(xiàn)所消耗的資源,并且理論上可以實現(xiàn)和基于結(jié)構(gòu)1同步算法一樣的同步性能。最后論文利用FPGA實現(xiàn)了基于結(jié)構(gòu)2的同步算法,并且通過硬件測試說明了FPGA設(shè)計的有效性。
【關(guān)鍵詞】：SC-FDE 低信噪比 訓(xùn)練序列 同步算法 FPGA實現(xiàn)
【學(xué)位授予單位】：電子科技大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2015
【分類號】：TN791;TN919.34
【目錄】：

• 摘要5-6
• ABSTRACT6-12
• 縮略詞表12-13
• 第一章 緒論13-19
• 1.1 研究背景與意義13-14
• 1.1.1 研究背景13
• 1.1.2 研究意義13-14
• 1.2 SC-FDE系統(tǒng)的研究進展14-17
• 1.2.1 SC-FDE技術(shù)的發(fā)展14-15
• 1.2.2 SC-FDE同步算法研究現(xiàn)狀15-17
• 1.3 論文的研究內(nèi)容和結(jié)構(gòu)安排17-19
• 1.3.1 研究內(nèi)容17
• 1.3.2 結(jié)構(gòu)安排17-19
• 第二章 SC-FDE系統(tǒng)的基本原理和同步技術(shù)19-42
• 2.1 SC-FDE系統(tǒng)的基本原理19-21
• 2.1.1 結(jié)構(gòu)模型19-20
• 2.1.2 數(shù)學(xué)描述20-21
• 2.2 SC-FDE系統(tǒng)同步誤差分析21-29
• 2.2.1 載波同步誤差21-25
• 2.2.2 符號定時同步誤差25-27
• 2.2.3 采樣時鐘同步誤差27-29
• 2.3 常見SC-FDE系統(tǒng)的同步算法29-41
• 2.3.1 基于自相關(guān)運算的同步算法30-36
• 2.3.1.1 S&C同步算法30-32
• 2.3.1.2 Minn同步算法32-33
• 2.3.1.3 Park同步算法33-34
• 2.3.1.4 文獻[32]的同步算法34-36
• 2.3.2 基于互相關(guān)運算的同步算法36-37
• 2.3.3 AWGN信道仿真分析37-41
• 2.4 本章小結(jié)41-42
• 第三章 低信噪比SC-FDE系統(tǒng)同步算法設(shè)計42-58
• 3.1 幀結(jié)構(gòu)42-44
• 3.2 低信噪比SC-FDE系統(tǒng)同步算法44-53
• 3.2.1 幀檢測和粗頻偏估計45-47
• 3.2.2 細頻偏估計和符號定時估計47-53
• 3.2.2.1 結(jié)構(gòu) 147-50
• 3.2.2.2 結(jié)構(gòu) 250-53
• 3.3 AWGN信道和多徑信道仿真分析53-57
• 3.4 本章小結(jié)57-58
• 第四章 低信噪比SC-FDE系統(tǒng)同步算法的FPGA實現(xiàn)58-73
• 4.1 SC-FDE系統(tǒng)收發(fā)鏈路設(shè)計58-60
• 4.1.1 SC-FDE系統(tǒng)發(fā)射機鏈路58-59
• 4.1.2 SC-FDE系統(tǒng)接收機鏈路59-60
• 4.2 同步模塊的FPGA實現(xiàn)與仿真60-65
• 4.2.1 FPGA實現(xiàn)方案60-62
• 4.2.2 ModelSim仿真驗證62-65
• 4.3 硬件測試65-72
• 4.3.1 功能驗證65-70
• 4.3.1.1 Xilinx FPGA KC705級聯(lián)ADC&DAC板卡65-67
• 4.3.1.2 測試結(jié)果67-70
• 4.3.2 性能測試70-72
• 4.4 本章小結(jié)72-73
• 第五章 總結(jié)與展望73-75
• 5.1 工作總結(jié)73-74
• 5.2 工作展望74-75
• 致謝75-76
• 參考文獻76-79
• 攻讀碩士學(xué)位期間的科研成果79-80

【參考文獻】

中國博士學(xué)位論文全文數(shù)據(jù)庫 前1條

1 田野;基于訓(xùn)練符號的OFDM同步技術(shù)研究[D];北京交通大學(xué);2007年

  本文關(guān)鍵詞：低信噪比SC-FDE系統(tǒng)同步算法研究及其FPGA實現(xiàn)，由筆耕文化傳播整理發(fā)布。

，

本文編號：484830