本文關(guān)鍵詞：基于FPGA的QC-LDPC編譯碼器研究，由筆耕文化傳播整理發(fā)布。

【摘要】：近年來，隨著通信技術(shù)的不斷發(fā)展，低密度奇偶校驗(yàn)碼(LDPC碼)得到越來越多的應(yīng)用。低密度奇偶校驗(yàn)碼具有與香農(nóng)極限差距極小、編譯碼執(zhí)行能力極為高效等特點(diǎn)。與非結(jié)構(gòu)化的隨機(jī)LDPC碼相比，準(zhǔn)循環(huán)QC-LDPC碼構(gòu)造更加靈活，硬件實(shí)現(xiàn)方面更為突出。它可以根據(jù)結(jié)構(gòu)特點(diǎn)采用并行方式運(yùn)行，因此逐漸成為研究領(lǐng)域熱點(diǎn)。 隨著信道的變化，僅支持單一參數(shù)LDPC碼的編譯碼器已經(jīng)不能滿足現(xiàn)代通信應(yīng)用的發(fā)展，實(shí)際中的通信系統(tǒng)逐漸采用多參數(shù)QC-LDPC碼作為信道編譯碼方案。本文針對(duì)目前QC-LDPC碼編譯碼器結(jié)構(gòu)不夠靈活、編譯碼延時(shí)較大的問題，研究了一種能夠支持多參數(shù)的編譯碼器，該編譯碼器具有較低的復(fù)雜度。 本論文給出了便于FPGA實(shí)現(xiàn)的QC-LDPC編譯碼算法。編碼算法方面，對(duì)復(fù)雜度和編碼吞吐率等方面綜合考慮，給出了基于移位寄存器方式的編碼算法。譯碼算法方面，在基于最小和算法基礎(chǔ)上，研究出了一種改進(jìn)的算法，通過仿真得出該算法性能優(yōu)異且復(fù)雜度較低。 根據(jù)給出的編譯碼算法，，完成了基于FPGA實(shí)現(xiàn)的編譯碼器方案。對(duì)校驗(yàn)碼元和信息存儲(chǔ)模塊進(jìn)行優(yōu)化，利用簡單的移位寄存器實(shí)現(xiàn)了多參數(shù)的QC-LDPC編碼器。通過采用部分并行結(jié)構(gòu)的設(shè)計(jì)，在外信息存儲(chǔ)方案上進(jìn)行合理規(guī)劃，在模塊中采用了乒乓操作、流水線工作方式，提高了譯碼器的吞吐率，且消耗的硬件資源與單參數(shù)的相當(dāng)。完成了各個(gè)模塊的功能及設(shè)計(jì)，繪制出了模塊的狀態(tài)轉(zhuǎn)換圖、RTL視圖。利用Verilog語言對(duì)功能模塊的硬件結(jié)構(gòu)進(jìn)行描述，給出了ModelSim時(shí)序仿真圖，對(duì)各個(gè)模塊進(jìn)行驗(yàn)證。 本文對(duì)整體結(jié)構(gòu)進(jìn)行仿真和性能評(píng)估，確定了本文設(shè)計(jì)的有效性。
【關(guān)鍵詞】：QC-LDPC碼 FPGA 多參數(shù) 編譯碼器 算法改進(jìn)
【學(xué)位授予單位】：哈爾濱理工大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2015
【分類號(hào)】：TN911.22
【目錄】：

• 摘要5-6
• Abstract6-10
• 第1章 緒論10-15
• 1.1 研究目的及意義10-11
• 1.2 國內(nèi)外研究現(xiàn)狀11-13
• 1.3 本文研究內(nèi)容13-15
• 第2章 LDPC 碼基本原理及編譯碼算法研究15-27
• 2.1 LDPC 碼的定義及表示方法15-17
• 2.2 LDPC 碼的構(gòu)造17-19
• 2.3 LDPC 碼編碼算法研究19-21
• 2.4 LDPC 譯碼算法研究21-26
• 2.4.1 和積譯碼算法研究21-24
• 2.4.2 分層譯碼算法研究24
• 2.4.3 改進(jìn)的譯碼算法研究24-25
• 2.4.4 譯碼算法性能仿真比較25-26
• 2.5 本章小結(jié)26-27
• 第3章 QC-LDPC 編碼器設(shè)計(jì)27-36
• 3.1 FPGA 驗(yàn)證平臺(tái)及設(shè)計(jì)流程簡介27
• 3.2 QC-LDPC 編碼器總體結(jié)構(gòu)設(shè)計(jì)27-29
• 3.3 QC-LDPC 編碼器關(guān)鍵模塊設(shè)計(jì)29-35
• 3.3.1 輸入輸出緩存模塊設(shè)計(jì)29-30
• 3.3.2 生成矩陣存儲(chǔ)模塊設(shè)計(jì)30-31
• 3.3.3 校驗(yàn)位生成模塊設(shè)計(jì)31-33
• 3.3.4 控制單元模塊設(shè)計(jì)33-35
• 3.4 本章小結(jié)35-36
• 第4章 QC-LDPC 譯碼器設(shè)計(jì)36-51
• 4.1 譯碼器量化方案研究36-38
• 4.2 譯碼器總體結(jié)構(gòu)設(shè)計(jì)38-39
• 4.3 QC-LDPC 譯碼器關(guān)鍵模塊設(shè)計(jì)39-50
• 4.3.1 輸入輸出緩存模塊設(shè)計(jì)39-40
• 4.3.2 信息存儲(chǔ)模塊設(shè)計(jì)40-42
• 4.3.3 控制單元模塊設(shè)計(jì)42-45
• 4.3.4 校驗(yàn)節(jié)點(diǎn)更新模塊設(shè)計(jì)45-48
• 4.3.5 變量節(jié)點(diǎn)更新模塊設(shè)計(jì)48-49
• 4.3.6 后驗(yàn)概率更新模塊設(shè)計(jì)49-50
• 4.4 本章小結(jié)50-51
• 第5章 編譯碼器功能驗(yàn)證及性能評(píng)估51-58
• 5.1 編碼器功能驗(yàn)證及性能評(píng)估51-54
• 5.1.1 功能驗(yàn)證51-52
• 5.1.2 性能評(píng)估52-54
• 5.2 譯碼器功能驗(yàn)證及性能評(píng)估54-56
• 5.2.1 功能驗(yàn)證54-55
• 5.2.2 性能評(píng)估55-56
• 5.3 本章小結(jié)56-58
• 結(jié)論58-59
• 參考文獻(xiàn)59-63
• 攻讀碩士學(xué)位期間發(fā)表的學(xué)術(shù)論文63-64
• 致謝64

【參考文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前3條

1 彭克武;牛迪民;宋健;楊知行;;面向中國DTTB標(biāo)準(zhǔn)的多碼率LDPC譯碼器[J];清華大學(xué)學(xué)報(bào)(自然科學(xué)版);2009年10期

2 張志亮;卿粼波;劉英;;一種線性編碼半隨機(jī)構(gòu)造LDPC碼及其仿真[J];通信技術(shù);2009年02期

3 任祥維;文紅;張頌;;LDPC碼的全并行概率譯碼[J];通信技術(shù);2011年08期

中國博士學(xué)位論文全文數(shù)據(jù)庫 前1條

1 袁瑞佳;LDPC碼的高效編譯碼實(shí)現(xiàn)技術(shù)研究[D];西安電子科技大學(xué);2012年

  本文關(guān)鍵詞：基于FPGA的QC-LDPC編譯碼器研究，由筆耕文化傳播整理發(fā)布。

本文編號(hào)：443087