本文關(guān)鍵詞：基于物聯(lián)網(wǎng)的USB接口系統(tǒng)設(shè)計，由筆耕文化傳播整理發(fā)布。

【摘要】：隨著通信技術(shù)、網(wǎng)絡(luò)技術(shù)、芯片技術(shù)等技術(shù)的不斷發(fā)展,物聯(lián)網(wǎng)作為繼互聯(lián)網(wǎng)、微型計算機(jī)、智能手機(jī)、多媒體等技術(shù)之后的又一次信息技術(shù)革命,已經(jīng)成為目前新一輪經(jīng)濟(jì)和信息技術(shù)發(fā)展的戰(zhàn)略制高點。但是物聯(lián)網(wǎng)數(shù)據(jù)量大,接口種類繁多,接口不統(tǒng)一等一系列問題的出現(xiàn),使得物聯(lián)網(wǎng)在飛速發(fā)展的過程中也遇到了很大問題。基于解決現(xiàn)有物聯(lián)網(wǎng)面臨的接口不統(tǒng)一的問題,探索一種能夠滿足物聯(lián)網(wǎng)接口標(biāo)準(zhǔn)繁多、傳輸速率范圍大、低功耗和低成本的接口,尤其在保證與其他類型接口能夠轉(zhuǎn)換為統(tǒng)一接口,并且有很好兼容性,以及今后對接口的升級簡單,傳輸距離遠(yuǎn)等問題。提出了一種用USB接口將物聯(lián)網(wǎng)接口統(tǒng)一連接起來的設(shè)計方案。其特點是傳輸速度快,傳輸距離遠(yuǎn),能夠更好的解決物聯(lián)網(wǎng)數(shù)據(jù)量大,傳輸距離遠(yuǎn)的等問題。因此具有較好的創(chuàng)新性。本設(shè)計選用了逐步細(xì)化的分模塊的設(shè)計方法,針對目前物聯(lián)網(wǎng)數(shù)據(jù)種類繁多等問題,提出了開發(fā)時間短,性能穩(wěn)定,輸入輸出接口多,設(shè)計靈活等優(yōu)點的altera公司的CycloneII系列的FPGA芯片技術(shù),結(jié)合USB接口技術(shù)來改善物聯(lián)網(wǎng)接口種類不統(tǒng)一問題的方案。采用VHDL硬件描述語言實現(xiàn)本系統(tǒng)各個功能的設(shè)計,包括USB接口芯片的控制模塊、物聯(lián)網(wǎng)數(shù)據(jù)的預(yù)處理模塊、物聯(lián)網(wǎng)數(shù)據(jù)的識別模塊、物聯(lián)網(wǎng)數(shù)據(jù)的編碼處理模塊、物聯(lián)網(wǎng)數(shù)據(jù)的解析模塊和物聯(lián)網(wǎng)數(shù)據(jù)的顯示模塊。USB接口系統(tǒng)的主要功能有:(1)實現(xiàn)USB對數(shù)據(jù)的基本的傳輸功能,對各種高速和低速數(shù)據(jù)的高效、正確的傳輸;(2)在發(fā)送端能夠正確的對物聯(lián)網(wǎng)數(shù)據(jù)進(jìn)行標(biāo)記,并且對數(shù)據(jù)進(jìn)行打包處理;(3)在接收端對物聯(lián)網(wǎng)數(shù)據(jù)的正確提取和解析。本設(shè)計主要研究工作體現(xiàn)在下列幾個部分:第一部分,對物聯(lián)網(wǎng)技術(shù)、USB技術(shù)和FPGA技術(shù)進(jìn)行了研究,并且以這些理論為基礎(chǔ),使用FPGA對物聯(lián)網(wǎng)數(shù)據(jù)進(jìn)行處理,并且對USB進(jìn)行數(shù)據(jù)傳輸?shù)目刂撇糠值脑O(shè)計,其中數(shù)據(jù)處理部分包括對數(shù)據(jù)進(jìn)行各種類型數(shù)據(jù)的處理、數(shù)據(jù)識別、數(shù)據(jù)分類、數(shù)據(jù)打包和解包等功能,控制部分包括FPGA控制器和USB控制器兩部分之間的通信控制;第二部分,主要是對USB接口芯片配置,用C語言編寫芯片固件驅(qū)動程序,并通過專用的下載線將程序下載到USB接口芯片中;第三部分,為了實現(xiàn)USB接口傳輸系統(tǒng)在功能上的仿真,設(shè)計了使用了ModelSim進(jìn)行功能仿真;第四部分,用VHDL硬件描述語言編寫硬件代碼,在集成軟件上經(jīng)過編譯和調(diào)試后,再把程序下載到FPGA芯片中,仿真結(jié)果證明系統(tǒng)具有一定的可用性,完成了設(shè)計方案和系統(tǒng)的通信目的。本課題對未來物聯(lián)網(wǎng)數(shù)據(jù)傳輸系統(tǒng)的進(jìn)一步研究提供了參考和借鑒。
【關(guān)鍵詞】：物聯(lián)網(wǎng)技術(shù) USB技術(shù) FPGA VHDL
【學(xué)位授予單位】：成都理工大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2015
【分類號】：TN929.5;TP391.44;TP334.7
【目錄】：

• 摘要4-5
• Abstract5-9
• 第1章 引言9-12
• 1.1 課題研究背景與意義9-10
• 1.2 物聯(lián)網(wǎng)的研究動態(tài)10
• 1.3 論文的組織架構(gòu)10-12
• 第2章 相關(guān)理論研究12-32
• 2.1 物聯(lián)網(wǎng)相關(guān)理論研究12-13
• 2.2 USB相關(guān)理論研究13-29
• 2.2.1 USB概述13-16
• 2.2.2 USB電氣特性16-18
• 2.2.3 USB編解碼18-20
• 2.2.4 USB協(xié)議層20-25
• 2.2.5 USB傳輸控制類型25-29
• 2.3 FPGA相關(guān)理論研究29-31
• 2.3.1 FPGA簡介29-30
• 2.3.2 FPGA的基本工作原理30-31
• 2.4 本章小結(jié)31-32
• 第3章 系統(tǒng)方案及硬件設(shè)計32-46
• 3.1 系統(tǒng)的設(shè)計思想32
• 3.2 系統(tǒng)的總體框架設(shè)計32-34
• 3.3 USB控制器設(shè)計34-40
• 3.3.1 USB控制器芯片介紹34-36
• 3.3.2 USB控制器端.緩存區(qū)36
• 3.3.3 USB控制器芯片接.模式36-39
• 3.3.4 USB與FPGA的接.模塊設(shè)計39-40
• 3.4 FPGA控制器設(shè)計40-45
• 3.4.1 FPGA芯片的選取40-42
• 3.4.2 FPGA控制器電路的設(shè)計42-45
• 3.5 本章小結(jié)45-46
• 第4章 系統(tǒng)軟件設(shè)計46-55
• 4.1 FPGA的時序邏輯設(shè)計46-49
• 4.1.1 硬件描述語言HDL介紹46
• 4.1.2 QUARTUSⅡ9.0 概述46-47
• 4.1.3 FPGA開發(fā)流程47-49
• 4.2 USB固件程序設(shè)計49-52
• 4.2.1 固件框架49-50
• 4.2.2 固件驅(qū)動下載50-52
• 4.3 發(fā)送端和接收端軟件設(shè)計52-54
• 4.3.1 發(fā)送端設(shè)計52-53
• 4.3.2 接收端設(shè)計53-54
• 4.4 本章小結(jié)54-55
• 第5章 系統(tǒng)仿真與驗證55-67
• 5.1 發(fā)送端各模塊仿真55-61
• 5.1.1 加CRC5校驗?zāi)K55-56
• 5.1.2 位填充模塊56-59
• 5.1.3 NRZI編碼模塊59-61
• 5.2 接收端各模塊仿真61-66
• 5.2.1 NRZI解碼模塊61-62
• 5.2.2 去位填充模塊62-64
• 5.2.3 去CRC5校驗位模塊64-65
• 5.2.4 數(shù)據(jù)解析模塊65-66
• 5.3 本章小結(jié)66-67
• 結(jié)論67-68
• 致謝68-69
• 參考文獻(xiàn)69-71
• 攻讀學(xué)位期間獲得學(xué)術(shù)成果71

【參考文獻(xiàn)】

中國碩士學(xué)位論文全文數(shù)據(jù)庫 前1條

1 李站;物聯(lián)網(wǎng)異步通信的研究與仿真[D];成都理工大學(xué);2014年

  本文關(guān)鍵詞：基于物聯(lián)網(wǎng)的USB接口系統(tǒng)設(shè)計，由筆耕文化傳播整理發(fā)布。

，

本文編號：434296