物聯(lián)網常關計算應用中,處理器并非一直處于工作狀態(tài)。在傳感器采集到數(shù)據(jù)前,處理器需要保持待機狀態(tài),此時,處理器的邏輯部分可以通過電源管理技術關斷,而作為片上數(shù)據(jù)緩存,傳統(tǒng)的存儲器SRAM具有一定的待機功耗,因此需要探索采用新結構的存儲方案。阻變存儲器(RRAM)因具有高速、高密度、低功耗、與CMOS工藝兼容、非揮發(fā)等特點,在物聯(lián)網常關計算應用中得到關注。本文通過分析對比不同材料及操作類型的阻變存儲器件,以二元金屬氧化物阻變材料HfOx的阻變特性為基礎,首先,建立可以用于電路仿真的阻變存儲器件等效電路模型,該模型對外只有兩個端口,符合真實阻變存儲器件的端口數(shù)目;同時,該模型可以模擬外部激勵對阻變存儲器件的編程操作和編程后的讀取操作,并含有阻變存儲單元記憶阻值的特性。以該模型為基礎,本文設計了8Kb RRAM結構,并完成了阻變存儲陣列外圍電路的設計,包括行列譯碼電路、讀電路及其時序控制電路、寫驅動電路、基準電流源、帶隙基準電壓源、RRAM控制邏輯等。RRAM電路基于SMIC0.18μm工藝進行仿真,最終實現(xiàn)外部讀寫請求對RRAM的訪問操作。為了分析RRAM在系統(tǒng)中的功耗,本文設計了基于RIS...

【文章頁數(shù)】：67 頁

【學位級別】：碩士

【文章目錄】：
摘要
Abstract
1 緒論
    1.1 物聯(lián)網與存儲器
    1.2 存儲器的分類與發(fā)展
    1.3 RRAM國內外研究現(xiàn)狀
    1.4 論文研究內容及安排
2 阻變存儲概述
    2.1 阻變存儲器件的存儲原理
    2.2 阻變存儲器件的電阻轉變機制
        2.2.1 電化學金屬化機制
        2.2.2 化學價變化機制
        2.2.3 熱化學機制
        2.2.4 靜電/電子機制
    2.3 阻變存儲單元的結構
    2.4 本章小結
3 阻變存儲器的設計與仿真
    3.1 阻變存儲器結構
    3.2 阻變存儲單元的行為級建模
    3.3 RRAM陣列設計
    3.4 譯碼電路設計
        3.4.1 行譯碼電路
        3.4.2 列譯碼電路
    3.5 讀電路
        3.5.1 讀電路設計
        3.5.2 讀電路時序及其控制電路設計
        3.5.3 讀電路仿真
    3.6 寫驅動電路
        3.6.1 寫驅動電路設計
        3.6.2 寫策略與寫操作時序
    3.7 基準電路設計
        3.7.1 基準電流源
        3.7.2 帶隙基準電壓源
    3.8 控制邏輯
    3.9 RRAM功能仿真
    3.10 本章小結
4 RRAM在基于RSIC-V處理器中的功耗分析
    4.1 RISC-V微處理器
    4.2 功耗測試及分析
        4.2.1 功耗測試
        4.2.2 功耗分析
    4.3 本章小結
5 總結與展望
    5.1 總結
    5.2 展望
致謝
參考文獻



本文編號：3963629