發(fā)布時(shí)間：2024-02-23 23:24

　　5G移動(dòng)通信系統(tǒng)的研究目標(biāo)是實(shí)現(xiàn)任何地點(diǎn)的高質(zhì)量的數(shù)據(jù)傳輸,提供更優(yōu)質(zhì)的性能,比如接入速度和寬帶的大幅度提高。未來(lái)移動(dòng)通信面臨著越發(fā)復(fù)雜的通信環(huán)境,應(yīng)用場(chǎng)景和需求也越發(fā)多樣化。低密度奇偶校驗(yàn)碼(Low Density Parity Check Code,LDPC)不僅有逼近香農(nóng)限的良好性能,而且譯碼復(fù)雜度較低,已經(jīng)廣泛應(yīng)用于各類(lèi)領(lǐng)域。但是就工程實(shí)現(xiàn)而言,不管是編碼還是譯碼方面都存在時(shí)間復(fù)雜度和運(yùn)算資源復(fù)雜度高的問(wèn)題,本文在這樣的背景下對(duì)LDPC編碼和譯碼的數(shù)字實(shí)現(xiàn)進(jìn)行研究。本文介紹了LDPC編碼和譯碼技術(shù)的研究現(xiàn)狀和常見(jiàn)的算法。就編碼算法而言,RU(R.Urbanke,RU)算法具有線性碼的特性,已應(yīng)用于各類(lèi)編碼器當(dāng)中,但是其本身對(duì)于校驗(yàn)矩陣的要求很高,需要符合下三角或者準(zhǔn)下三角的形式,不符合這種形式的話需要做校驗(yàn)矩陣的一些預(yù)處理操作。而對(duì)于譯碼算法來(lái)說(shuō),置信傳播算法(Belief Propagation,BP)的優(yōu)點(diǎn)在于它的計(jì)算量和碼長(zhǎng)線性相關(guān),利用迭代收斂的特性,使得解碼復(fù)雜度有效降低。然而大量的矩陣運(yùn)算需要更多的乘法器和存儲(chǔ)器,最終導(dǎo)致LDPC編碼器和譯碼器的硬件實(shí)現(xiàn)難度變得很大...

【文章頁(yè)數(shù)】：66 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

圖3-5FPGA數(shù)學(xué)與分析函數(shù)FPGA數(shù)學(xué)與分析選版上的節(jié)點(diǎn)可以選擇用在SCTL（單時(shí)鐘周期循環(huán)）外面，

圖3-5FPGA數(shù)學(xué)與分析函數(shù)A數(shù)學(xué)與分析選版上的節(jié)點(diǎn)可以選擇用在SCTL（單時(shí)鐘周期循環(huán)在SCTL（單時(shí)鐘周期循環(huán)）內(nèi)部的，大部分的使用場(chǎng)景是后者。高一般都有配置界面，通過(guò)這個(gè)界面定義行為模式，資源使用以及一所用的高吞吐率除法函數(shù)如圖3-6所示，包括兩個(gè)輸入端和....

圖3-6高吞吐量除法

-5FPGA數(shù)學(xué)與分析函數(shù)點(diǎn)可以選擇用在SC）內(nèi)部的，大部分的這個(gè)界面定義行為模如圖3-6所示，包括寬。

圖3-7高吞吐量除法配置界面

圖3-7高吞吐量除法配置界面其中的配置會(huì)影響除法IP節(jié)點(diǎn)性能：1)定點(diǎn)數(shù)配置定點(diǎn)配置里面可以配置x、y輸入值得數(shù)據(jù)類(lèi)型，數(shù)據(jù)長(zhǎng)度（包括整數(shù)位和），另外還對(duì)輸出的類(lèi)型提高快速匹配至源也就是匹配輸入端的操作，當(dāng)然以手動(dòng)進(jìn)行截?cái)�，但是這里的配置會(huì)直接影響計(jì)算過(guò)程中的資源使....

圖4-7計(jì)數(shù)器模塊

D為gg，E為gmg。這三角矩陣。111TTPδETACS121TTTPTASBP-2）中A、B、C、D、E、T為圖2-2中的分塊矩方陣；S是系統(tǒng)部分....

本文編號(hào)：3908139