本文關(guān)鍵詞：基于FPGA矢量協(xié)處理器架構(gòu)的信號處理機(jī)研究，由筆耕文化傳播整理發(fā)布。

【摘要】：高速實(shí)時(shí)信號處理是當(dāng)代雷達(dá)信號處理的一個(gè)顯著要求,其中往往涉及大量同類型數(shù)據(jù)相同操作的運(yùn)算,對此,本文提出采用矢量處理技術(shù)和協(xié)處理器方式,實(shí)現(xiàn)此類數(shù)據(jù)的并行處理,具體來講,主要進(jìn)行了以下研究:首先,通過介紹雷達(dá)信號處理流程提取基本處理算法,在對比分析現(xiàn)有雷達(dá)信號處理技術(shù)的基礎(chǔ)上,提出基于矢量協(xié)處理器架構(gòu)的信號處理結(jié)構(gòu),主要包括取指譯碼單元、矢量寄存器單元、矢量運(yùn)算單元、加載存儲單元、指令數(shù)據(jù)Cache單元以及存儲管理單元、總線接口單元等。其次,鑒于FPGA技術(shù)的特點(diǎn)和矢量處理的優(yōu)勢,在研究分析Alti Vec技術(shù)的基礎(chǔ)上,利用FPGA設(shè)計(jì)實(shí)現(xiàn)了矢量協(xié)處理器,實(shí)現(xiàn)了整數(shù)型數(shù)據(jù)和單精度浮點(diǎn)型數(shù)據(jù)兩種類型數(shù)據(jù)的矢量運(yùn)算單元的設(shè)計(jì)以及相關(guān)單元的設(shè)計(jì)。其中,針對浮點(diǎn)運(yùn)算過程中不可忽視的異常操作問題,結(jié)合IEEE 754浮點(diǎn)標(biāo)準(zhǔn),提出采用帶有兩位標(biāo)志位的自定義浮點(diǎn)數(shù)據(jù)格式,完成了浮點(diǎn)運(yùn)算模塊的設(shè)計(jì)和仿真。利用設(shè)計(jì)的基本運(yùn)算單元可實(shí)現(xiàn)矢量處理單元的并行加、減、乘以及矢量乘加,乘和運(yùn)算等。最后,運(yùn)用矢量處理的思想,對矩陣乘法、FIR濾波和FFT算法進(jìn)行了矢量處理分析,并采用矢量指令完成FPGA仿真,并與Matlab輸出數(shù)據(jù)進(jìn)行對比,證明結(jié)果正確,最后采用上述方法完成線性調(diào)頻信號的脈沖壓縮仿真。
【關(guān)鍵詞】：FPGA 矢量處理 協(xié)處理器
【學(xué)位授予單位】：中國艦船研究院
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2015
【分類號】：TN957.51
【目錄】：

• 摘要3-4
• ABSTRACT4-8
• 第一章 緒論8-14
• 1.1 選題背景8
• 1.2 本課題相關(guān)研究與發(fā)展?fàn)顩r8-12
• 1.2.1 矢量處理技術(shù)的發(fā)展與研究現(xiàn)狀8-10
• 1.2.2 協(xié)處理器的發(fā)展與研究現(xiàn)狀10-12
• 1.3 本文研究的主要內(nèi)容及文章結(jié)構(gòu)12-14
• 第二章 矢量協(xié)處理器架構(gòu)14-20
• 2.1 矢量處理的概念14-15
• 2.2 雷達(dá)信號處理的算法類型與特點(diǎn)15-17
• 2.3 矢量協(xié)處理器架構(gòu)17-19
• 2.3.1 矢量協(xié)處理器架構(gòu)分析17-18
• 2.3.2 矢量協(xié)處理器的指令集選擇18-19
• 2.4 本章小結(jié)19-20
• 第三章 矢量處理技術(shù)研究20-34
• 3.1 矢量處理中的幾個(gè)重要問題21-24
• 3.2 ALTIVEC技術(shù)研究24-33
• 3.2.1 AltiVec技術(shù)簡介24-25
• 3.2.2 AltiVec技術(shù)指令集以及尋址方式25-27
• 3.2.3 AltiVec寄存器27-32
• 3.2.4 AltiVec技術(shù)操作數(shù)規(guī)定32
• 3.2.5 AltiVec技術(shù)Cache，異常，，以及內(nèi)存管理32-33
• 3.3 本章小結(jié)33-34
• 第四章 矢量協(xié)處理器運(yùn)算單元的設(shè)計(jì)34-50
• 4.1 矢量處理指令分析34-38
• 4.1.1 矢量整型數(shù)處理單元指令（VIU）分析34-36
• 4.1.2 矢量浮點(diǎn)數(shù)處理單元指令（VFU）分析36
• 4.1.3 矢量元素排列單元指令（VPU）分析36-37
• 4.1.4 加載存儲指令37-38
• 4.2 矢量運(yùn)算單元的設(shè)計(jì)38-49
• 4.2.1 整型數(shù)運(yùn)算單元的設(shè)計(jì)38-42
• 4.2.2 單精度浮點(diǎn)數(shù)運(yùn)算單元的設(shè)計(jì)42-48
• 4.2.3 矢量元素排列單元的設(shè)計(jì)48-49
• 4.3 本章小結(jié)49-50
• 第五章 矢量協(xié)處理器的運(yùn)算功能驗(yàn)證50-72
• 5.1 矩陣乘法50-57
• 5.2 FIR濾波器57-63
• 5.3 FFT算法63-69
• 5.4 脈沖壓縮69-71
• 5.5 本章小結(jié)71-72
• 第六章 總結(jié)與展望72-73
• 致謝73-74
• 參考文獻(xiàn)74-77
• 攻讀學(xué)位期間發(fā)表的學(xué)術(shù)論文77-78
• 附錄 指令集78-81

【參考文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前2條

1 韓正飛;李勁松;潘紅兵;李麗;沙金;何書專;;基于FPGA的浮點(diǎn)向量協(xié)處理器設(shè)計(jì)[J];計(jì)算機(jī)工程;2012年05期

2 史鴻聲;;基于PowerPC的雷達(dá)通用處理機(jī)設(shè)計(jì)[J];雷達(dá)科學(xué)與技術(shù);2011年02期

中國博士學(xué)位論文全文數(shù)據(jù)庫 前2條

1 周杰;合成孔徑雷達(dá)數(shù)據(jù)處理應(yīng)用的細(xì)粒度并行算法與結(jié)構(gòu)[D];國防科學(xué)技術(shù)大學(xué);2010年

2 杜學(xué)亮;定制指令與協(xié)處理器加速機(jī)制的研究[D];中國科學(xué)技術(shù)大學(xué);2009年

中國碩士學(xué)位論文全文數(shù)據(jù)庫 前2條

1 丁星;基于MPC8641D的通用DSP模塊研究與實(shí)現(xiàn)[D];復(fù)旦大學(xué);2009年

2 張素萍;浮點(diǎn)運(yùn)算單元的研究與設(shè)計(jì)[D];貴州大學(xué);2009年

  本文關(guān)鍵詞：基于FPGA矢量協(xié)處理器架構(gòu)的信號處理機(jī)研究，由筆耕文化傳播整理發(fā)布。

本文編號：387213