本文關(guān)鍵詞：面向短距離無線通信應(yīng)用FEC碼設(shè)計(jì)，由筆耕文化傳播整理發(fā)布。

【摘要】：隨著數(shù)字智能化時(shí)代的到來,短距離無線通信技術(shù)發(fā)展迅速,而數(shù)據(jù)傳輸?shù)目煽啃詣t需要差錯(cuò)控制技術(shù)來保證,因此研究面向短距離無線通信的差錯(cuò)控制技術(shù)具有重要現(xiàn)實(shí)意義。本論文以實(shí)驗(yàn)室的GFSK基帶芯片應(yīng)用場景為基礎(chǔ),設(shè)計(jì)了一種面向短距離無線通信的FEC編解碼模塊。本論文分析了差錯(cuò)控制技術(shù)的發(fā)展情況、GFSK基帶芯片應(yīng)用場景特點(diǎn)、現(xiàn)有FEC分類、卷積碼基礎(chǔ),確定論文所設(shè)計(jì)GFSK基帶芯片F(xiàn)EC編解碼實(shí)現(xiàn)方案。在此基礎(chǔ)上,論文給出了GFSK基帶芯片F(xiàn)EC編解碼模塊的具體架構(gòu),并對其中的關(guān)鍵電路模塊包括蝶形運(yùn)算單元、殘存途徑管理單元、分支計(jì)量單元等進(jìn)行了優(yōu)化設(shè)計(jì)和RTL實(shí)現(xiàn)。本文使用Verilog語言完成了FEC編解碼模塊設(shè)計(jì),并搭建FPGA平臺(tái)評估。驗(yàn)證結(jié)果表明,FEC模塊實(shí)現(xiàn)差錯(cuò)控制功能；DE2 115FPGA解碼電路規(guī)模小于1K邏輯單元；模塊系統(tǒng)時(shí)鐘最大可75MHz；解碼器在輸入信噪比為9dB時(shí),誤碼率小于0.1%,滿足設(shè)計(jì)指標(biāo)。本論文解決了實(shí)驗(yàn)室GFSK基帶芯片的差錯(cuò)控制問題,滿足芯片應(yīng)用場景需求。在短距離無線通信中具有一定應(yīng)用價(jià)值。
【關(guān)鍵詞】：卷積碼 差錯(cuò)控制 FPGA GFSK FEC
【學(xué)位授予單位】：東南大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2015
【分類號】：TN92
【目錄】：

• 摘要4-5
• ABSTRACT5-9
• 第一章 緒論9-13
• 1.1 課題背景及意義9-10
• 1.2 國內(nèi)外研究現(xiàn)狀10-11
• 1.3 論文研究內(nèi)容和設(shè)計(jì)指標(biāo)11-12
• 1.3.1 研究內(nèi)容12
• 1.3.2 設(shè)計(jì)指標(biāo)12
• 1.4 論文組織結(jié)構(gòu)12-13
• 第二章 FEC碼及卷積碼基礎(chǔ)13-27
• 2.1 GFSK基帶芯片方案介紹13-14
• 2.2 FEC基礎(chǔ)14-18
• 2.2.1 FEC碼工作原理14-16
• 2.2.2 FEC碼分類16-17
• 2.2.3 GFSK數(shù)字基帶芯片中的FEC碼17-18
• 2.3 卷積碼基礎(chǔ)18-21
• 2.3.1 卷積碼的編碼原理18
• 2.3.2 卷積碼的表示18-21
• 2.4 VITERBI解碼算法21-26
• 2.4.1 最大似然解碼21-23
• 2.4.2 硬判決和軟判決23
• 2.4.3 VITERBI算法23-24
• 2.4.4 VITERBI算法的性能24-26
• 2.5 本章小結(jié)26-27
• 第三章 GFSK基帶芯片F(xiàn)EC方案設(shè)計(jì)27-43
• 3.1 GFSK基帶芯片發(fā)射機(jī)方案設(shè)計(jì)28-32
• 3.1.1 發(fā)射機(jī)設(shè)計(jì)概述28
• 3.1.2 發(fā)射機(jī)設(shè)計(jì)28-32
• 3.2 GFSK基帶芯片接收機(jī)方案設(shè)計(jì)32-34
• 3.2.1 接收機(jī)設(shè)計(jì)概述32
• 3.2.2 接收機(jī)設(shè)計(jì)32-34
• 3.3 GFSK基帶芯片F(xiàn)EC編解碼方案設(shè)計(jì)34-39
• 3.3.1 基數(shù)算法方案設(shè)計(jì)34-36
• 3.3.2 碼率設(shè)計(jì)36-37
• 3.3.3 約束距離方案設(shè)計(jì)37-38
• 3.3.4 FEC整體方案設(shè)計(jì)38-39
• 3.4 FEC模塊方案MATLAB仿真39-41
• 3.5 本章小結(jié)41-43
• 第四章 GFSK基帶芯片F(xiàn)EC模塊RTL設(shè)計(jì)實(shí)現(xiàn)43-63
• 4.1 發(fā)射機(jī)FEC編碼模塊RTL設(shè)計(jì)43-44
• 4.1.1 發(fā)射機(jī)FEC編碼模塊RTL設(shè)計(jì)43-44
• 4.1.2 發(fā)射機(jī)FEC編碼模塊RTL仿真44
• 4.2 接收機(jī)中FEC解碼模塊RTL設(shè)計(jì)44-59
• 4.2.1 (2,1,3)卷積碼VITERBI解碼器總體設(shè)計(jì)45-46
• 4.2.2 加比選(ACS)的RTL設(shè)計(jì)46-51
• 4.2.3 分支度量計(jì)算模塊RTL設(shè)計(jì)51-52
• 4.2.4 幸存路徑存儲(chǔ)與交換模塊(SMU)的RTL設(shè)計(jì)52-59
• 4.3 接收機(jī)FEC模塊控制與存儲(chǔ)模塊RTL設(shè)計(jì)59-61
• 4.3.1 接收機(jī)FEC模塊控制與存儲(chǔ)模塊RTL設(shè)計(jì)59-61
• 4.3.2 接收機(jī)FEC模塊控制與存儲(chǔ)模塊RTL仿真61
• 4.4 GFSK基帶芯片接收機(jī)FEC模塊RTL整合61-62
• 4.5 本章小結(jié)62-63
• 第五章 FPGA驗(yàn)證及分析63-75
• 5.1 FEC模塊的FPGA驗(yàn)證平臺(tái)設(shè)計(jì)63-67
• 5.1.1 QUARTUS設(shè)計(jì)流程介紹63-64
• 5.1.2 FPGA驗(yàn)證平臺(tái)設(shè)計(jì)64-67
• 5.2 GFSK數(shù)字芯片F(xiàn)EC模塊的FPGA驗(yàn)證67-71
• 5.2.1 GFSK數(shù)字芯片F(xiàn)EC模塊的FPGA驗(yàn)證結(jié)果與分析67-70
• 5.2.2 GFSK數(shù)字芯片F(xiàn)EC模塊的FPGA綜合結(jié)果與分析70-71
• 5.3 GFSK基帶收發(fā)機(jī)FEC編解碼模塊獨(dú)立和系統(tǒng)驗(yàn)證71-74
• 5.3.1 GFSK基帶芯片F(xiàn)EC模塊獨(dú)立驗(yàn)證與分析71-72
• 5.3.2 GFSK基帶芯片F(xiàn)EC模塊系統(tǒng)驗(yàn)證與分析72-74
• 5.4 本章小結(jié)74-75
• 第六章 總結(jié)與展望75-77
• 6.1 總結(jié)75
• 6.2 展望75-77
• 參考文獻(xiàn)77-79
• 致謝79-81
• 攻讀碩士學(xué)位期間發(fā)表的論文81

【相似文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前10條

1 鞏克現(xiàn),劉玉君;卷積碼的狀態(tài)變量分析法[J];信息工程大學(xué)學(xué)報(bào);2001年03期

2 彭波,韋崗;一種基于卷積碼的網(wǎng)絡(luò)丟包恢復(fù)新方法[J];通信學(xué)報(bào);2002年03期

3 孟凡剛,劉玉君,鞏克現(xiàn);卷積碼的線性系統(tǒng)理論研究[J];信息工程大學(xué)學(xué)報(bào);2003年01期

4 余格非;王琳;魏琴芳;;一種優(yōu)化設(shè)計(jì)編織卷積碼的新方法[J];計(jì)算機(jī)工程與應(yīng)用;2005年34期

5 任國春;程云鵬;;一種新型分組卷積碼[J];解放軍理工大學(xué)學(xué)報(bào)(自然科學(xué)版);2006年05期

6 丁志中;蔣建國;夏娜;;卷積碼編碼原理的解釋[J];電氣電子教學(xué)學(xué)報(bào);2007年04期

7 林和志;;一種約束卷積碼的研究與仿真[J];現(xiàn)代電子技術(shù);2008年21期

8 牛蘭奇;張?zhí)?張t，

本文編號：385002