通信領(lǐng)域所用到的時(shí)鐘大多數(shù)為鎖相環(huán)產(chǎn)生的時(shí)鐘,如在通用串行總線(USB)接口芯片中,數(shù)據(jù)恢復(fù)需要高精度、低抖動(dòng)的本地時(shí)鐘,因此鎖相環(huán)是數(shù)據(jù)傳輸系統(tǒng)中數(shù)據(jù)能夠穩(wěn)定傳輸?shù)幕A(chǔ)。然而為了得到高精度的鎖相環(huán)輸出時(shí)鐘需要額外的外部時(shí)鐘晶體來提供參考時(shí)鐘源。為了節(jié)約成本和面積,本論文提出了一款不需要外部參考時(shí)鐘晶體且穩(wěn)定輸出480MHz的鎖相環(huán)電路設(shè)計(jì)與實(shí)現(xiàn),該實(shí)現(xiàn)可以應(yīng)用于USB2.0收發(fā)器中。本論文首先對(duì)小數(shù)分頻的原理進(jìn)行分析,然后結(jié)合課題的實(shí)際應(yīng)用,介紹了免外部晶體的方法,即利用USB的通信協(xié)議計(jì)算出芯片內(nèi)部的RC時(shí)鐘頻率,再經(jīng)過小數(shù)分頻到標(biāo)準(zhǔn)的12MHz作為鎖相環(huán)的參考時(shí)鐘,最終達(dá)到免外部晶體的目的。然后對(duì)鎖相環(huán)每個(gè)模塊進(jìn)行線性化建模,分析其傳輸特性、穩(wěn)定特性,并對(duì)鎖相環(huán)中各個(gè)模塊的噪聲傳輸特性進(jìn)行分析。小數(shù)分頻鎖相環(huán)帶來高精度的同時(shí)也會(huì)產(chǎn)生固定的雜散分量。為了消除雜散分量,本論文提出了使用Sigma-Delta調(diào)制方法。首先從量化噪聲、過采樣技術(shù)及噪聲整形等基本概念入手,然后介紹Sigma-Delta調(diào)制器的原理,最后提出使用MASH1-1-1-1結(jié)構(gòu)的Sigma-Delta調(diào)制電路,并...

【文章頁數(shù)】：89 頁

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
abstract
第一章 緒論
    1.1 鎖相環(huán)技術(shù)的歷史與發(fā)展
    1.2 本論文研究的鎖相環(huán)的應(yīng)用背景及意義
        1.2.1 選題背景
        1.2.2 選題應(yīng)用方面的意義和價(jià)值
        1.2.3 國內(nèi)外發(fā)展現(xiàn)狀
    1.3 本文主要工作
    1.4 本論文的結(jié)構(gòu)安排
第二章 小數(shù)分頻鎖相環(huán)工作原理及特性分析
    2.1 小數(shù)分頻鎖相環(huán)(PLL)工作原理
    2.2 本課題設(shè)計(jì)的小數(shù)分頻工作原理及實(shí)現(xiàn)方法
        2.2.1 工作原理
        2.2.2 實(shí)現(xiàn)方法
    2.3 鎖相環(huán)電路模型
        2.3.1 鑒頻/鑒相器
        2.3.2 電荷泵
        2.3.3 環(huán)路濾波器
        2.3.4 壓控振蕩器
        2.3.5 鎖相環(huán)環(huán)路方程及特性分析
    2.4 噪聲分析及傳遞函數(shù)
        2.4.1 相位噪聲基礎(chǔ)
        2.4.2 相位噪傳遞函數(shù)
    2.5 本章小結(jié)
第三章 SIGMA-DELTA調(diào)制器
    3.1 基本概念
        3.1.1 量化噪聲
        3.1.2 過采樣技術(shù)
        3.1.3 噪聲整形
    3.2 Sigma-Delta調(diào)制器原理
        3.2.1 一階Sigma-Delta調(diào)制器
        3.2.2 二階Sigma-Delta調(diào)制器
    3.3 小數(shù)分頻Sigma-Delta調(diào)制器設(shè)計(jì)
        3.3.1 用于小數(shù)分頻的一階Sigma-Delta調(diào)制器
        3.3.2 用于小數(shù)分頻的MASH1-1-1-1設(shè)計(jì)
    3.4 本章小結(jié)
第四章 鎖相環(huán)電路設(shè)計(jì)與仿真
    4.1 鑒頻鑒相器(PFD)設(shè)計(jì)
        4.1.1 PFD設(shè)計(jì)指標(biāo)
        4.1.2 簡(jiǎn)單的PFD電路實(shí)現(xiàn)
        4.1.3 本課題設(shè)計(jì)的PFD電路實(shí)現(xiàn)
    4.2 電荷泵(CP)設(shè)計(jì)
        4.2.1 基本電荷泵電路
        4.2.2 電荷泵電路噪聲
        4.2.3 電荷泵電荷共享問題
        4.2.4 電荷泵電路實(shí)現(xiàn)
    4.3 低通濾波器(LPF)設(shè)計(jì)
        4.3.1 濾波器電路結(jié)構(gòu)設(shè)計(jì)
        4.3.2 高階濾波器電路參數(shù)設(shè)計(jì)
    4.4 壓控振蕩器(VCO)設(shè)計(jì)
        4.4.1 性能參數(shù)及整體電路
        4.4.2 動(dòng)態(tài)Boosted偏置電路
        4.4.3 延時(shí)單元電路
        4.4.4 輸出緩沖器電路
    4.5 電路仿真
        4.5.1 鑒頻鑒相器電路仿真
        4.5.2 電荷泵電路仿真
        4.5.3 壓控振蕩器電路仿真
        4.5.4 數(shù)字算法仿真結(jié)果
        4.5.5 鎖相環(huán)整體仿真結(jié)果
    4.6 本章小結(jié)
第五章 鎖相環(huán)版圖設(shè)計(jì)
    5.1 版圖設(shè)計(jì)中基本效應(yīng)
        5.1.1 閂鎖效應(yīng)
        5.1.2 天線效應(yīng)
        5.1.3 淺槽隔離壓力效應(yīng)
    5.2 版圖設(shè)計(jì)中電容的實(shí)現(xiàn)方式
        5.2.1 CMOS工藝中電容種類
        5.2.2 提高單位面積電容值的方法
    5.3 鎖相環(huán)版圖實(shí)現(xiàn)
        5.3.1 鎖相環(huán)整體布局
        5.3.2 鑒頻鑒相器版圖設(shè)計(jì)
        5.3.3 電荷泵版圖設(shè)計(jì)
        5.3.4 壓控振蕩器版圖設(shè)計(jì)
        5.3.5 鎖相環(huán)整體版圖設(shè)計(jì)
    5.4 本章小結(jié)
第六章 芯片測(cè)試與結(jié)果分析
    6.1 測(cè)試平臺(tái)
    6.2 測(cè)試結(jié)果
        6.2.1 測(cè)試條件說明
        6.2.2 功耗測(cè)試
        6.2.3 抖動(dòng)測(cè)試
        6.2.4 相位噪聲測(cè)試
    6.3 測(cè)試結(jié)果分析
    6.4 小結(jié)
第七章 總結(jié)與展望
致謝
參考文獻(xiàn)
攻碩期間取得的研究成果



本文編號(hào)：3817519