基于粒子群優(yōu)化算法的HDR雙模塊DDR總線設(shè)計(jì)
發(fā)布時(shí)間:2023-04-26 23:18
<正>720MHz和1.2GHz中頻的數(shù)字下變頻(DDC)系統(tǒng)作為衛(wèi)星通信Ka/Ku波段高速數(shù)據(jù)接收系統(tǒng)(high data-rate receive,HDR)中的重要組成部分,數(shù)字下變頻系統(tǒng)中所采用的1.7GHz高輸入帶寬的模數(shù)轉(zhuǎn)化器(analog-to-digital converter,ADC)具有最高可以達(dá)到3.4Gbps上的采樣能力(單通道采樣),考慮到這32對(duì)LVDS信號(hào)最高傳輸速率在1.7Gbps左右,為了保持信號(hào)間的同步和較低的串?dāng)_,
【文章頁數(shù)】:3 頁
【文章目錄】:
1雙模塊DDR總線的結(jié)構(gòu)設(shè)計(jì)
2 PSO優(yōu)化及仿真
本文編號(hào):3802383
【文章頁數(shù)】:3 頁
【文章目錄】:
1雙模塊DDR總線的結(jié)構(gòu)設(shè)計(jì)
2 PSO優(yōu)化及仿真
本文編號(hào):3802383
本文鏈接:http://sikaile.net/kejilunwen/wltx/3802383.html
最近更新
教材專著