在信息化時代,有大量信息需要傳遞,空間干擾嚴重,可靠性通信變得越來越重要,信道編碼在通信系統(tǒng)中的地位也更加重要了。LDPC作為性能優(yōu)異的一種信道編碼技術成為研究的熱門,為了進一步提高其糾錯性能,研究由二元域轉(zhuǎn)向了多元域。本文對多元LDPC碼進行了深入的研究,提出了可以工程化實現(xiàn)方案并采用FPGA實現(xiàn)。首先,跟蹤信道編碼研究領域的研究進展,分析多元LDPC碼的研究現(xiàn)狀,設計合理的硬件實現(xiàn)方案并進行研究。其次,論文從多元LDPC碼校驗矩陣研究入手,從校驗矩陣構(gòu)造出發(fā)去確定矩陣的形式,從不同的編譯碼算法出發(fā)優(yōu)化現(xiàn)有算法,以便提出適合硬件實現(xiàn)的QC結(jié)構(gòu)快速編碼算法和混合域譯碼算法。再次,采用Visual Studio軟件搭建通信系統(tǒng)仿真模型,并利用此模型在高斯噪聲信道條件下對多元LDPC碼的矩陣構(gòu)造方式、編碼碼率、碼長、譯碼迭代次數(shù)和數(shù)據(jù)量化精度等參數(shù)進行仿真,確定滿足系統(tǒng)指標的硬件實現(xiàn)參數(shù)。然后,在Quartus II軟件開發(fā)平臺中對確定參數(shù)的通信系統(tǒng)的編譯碼算法進行硬件設計,采用Verilog HDL語言完成編碼器和譯碼器的實現(xiàn),并用Modelsim軟件進行時序分析,完成算法硬件設計后即可...

【文章頁數(shù)】：70 頁

【學位級別】：碩士

【文章目錄】：
摘要
ABSTRACT
第1章 緒論
    1.1 課題背景及研究意義
    1.2 LDPC碼國內(nèi)外研究現(xiàn)狀及發(fā)展趨勢
        1.2.1 理論算法研究
        1.2.2 硬件實現(xiàn)研究
    1.3 本文研究內(nèi)容及結(jié)構(gòu)安排
第2章 多元LDPC碼基本原理
    2.1 多元LDPC碼的基本知識
        2.1.1 LDPC碼的概述
        2.1.2 LDPC碼的Tanner圖表示
    2.2 多元LDPC碼校驗矩陣的構(gòu)造
        2.2.1 基于PEG的校驗矩陣構(gòu)造
        2.2.2 基于QC結(jié)構(gòu)的構(gòu)造
    2.3 多元LDPC碼的編碼算法
        2.3.1 直接編碼方法
        2.3.2 基于LU分解的編碼方法
        2.3.3 基于QC結(jié)構(gòu)化的快速編碼方法
    2.4 多元LDPC碼的譯碼算法
        2.4.1 多元BP譯碼算法
        2.4.2 基于快速傅立葉變換的BP譯碼算法
        2.4.3 混合域的FFT-BP譯碼算法
    2.5 本章小結(jié)
第3章 多元LDPC碼參數(shù)分析仿真
    3.1 多元LDPC碼參數(shù)分析仿真系統(tǒng)模型
    3.2 校驗矩陣的確定
    3.3 編碼碼率的確定
    3.4 碼長的確定
    3.5 譯碼迭代次數(shù)的確定
    3.6 數(shù)據(jù)量化精度的確定
    3.7 本章小結(jié)
第4章 多元LDPC碼編譯碼器的FPGA實現(xiàn)
    4.1 硬件平臺的設計
        4.1.1 設計思想
        4.1.2 系統(tǒng)硬件方案
        4.1.3 硬件平臺的制作與調(diào)試
    4.2 多元LDPC碼編碼器的設計實現(xiàn)
        4.2.1 多元LDPC碼的矩陣
        4.2.2 多元LDPC碼編碼器的整體架構(gòu)
        4.2.3 SSRAA模塊設計
        4.2.4 資源使用分析
    4.3 多元LDPC碼譯碼器的設計實現(xiàn)
        4.3.1 多元LDPC碼譯碼器的整體架構(gòu)
        4.3.2 控制模塊的設計
        4.3.3 存儲器的設計
        4.3.4 校驗節(jié)點模塊設計
        4.3.5 變量節(jié)點模塊設計
        4.3.6 時序仿真與資源使用分析
    4.4 本章小結(jié)
第5章 系統(tǒng)測試的設計與實現(xiàn)
    5.1 系統(tǒng)測試模型
    5.2 驗證測試
        5.2.1 編碼驗證測試
        5.2.2 譯碼驗證測試
    5.3 聯(lián)合系統(tǒng)性能測試
        5.3.1 聯(lián)合系統(tǒng)測試設計
        5.3.2 測試結(jié)果與分析
    5.4 本章小結(jié)
結(jié)論
參考文獻
攻讀碩士學位期間發(fā)表的論文和取得的科研成果
致謝
附錄A FPGA配置電路圖
附錄B FPGA電源電路圖
附錄C AD/DA電源電路圖
附錄D 模數(shù)轉(zhuǎn)換器電路圖
附錄E 數(shù)模轉(zhuǎn)換器電路圖
附錄F USB和串口電路圖



本文編號：3768953