HEVC/H.265（High Efficiency Video Coding）編解碼算法的龐大時間開銷使得對其并行優(yōu)化是一個必然趨勢。然而現(xiàn)有的環(huán)路濾波并行優(yōu)化相關工作的并行效率并不高，其主要原因在于算法并行度不高且多數(shù)研究基于多核平臺。由于算法中大量的條件分支判斷負載不均衡問題和數(shù)據(jù)處理過程中的依賴性妨礙其并行化過程，在眾核圖形處理器GPU（Graphic Processing Unit）上的并行研究則很少涉及。 基于GPU的大規(guī)模并行架構機制，根據(jù)CUDA（Compute Unified DeviceArchitecture）的編程特性與HEVC中環(huán)路濾波算法特征對其進行并行優(yōu)化。為了使濾波算法在GPU上更加并行友好性，提出了基于CUDA的并行優(yōu)化機制，該機制采用了多重優(yōu)化方案來提升濾波效率：首先，采用基于特征向量的指令歸一化機制，消除濾波算法中的繁重的分支判斷操作，使其適應CUDA計算架構，保證并行效率；其次，改進垂直水平濾波過程，采用基于校正的垂直水平并行加速機制使垂直水平濾波在同一個時間周期進行，提升并發(fā)量，提高加速比，其中產(chǎn)生的視頻質量的損失可以忽略不計；最后，應用分而治...

【文章頁數(shù)】：65 頁

【學位級別】：碩士

【文章目錄】：
摘要
Abstract
1 緒論
    1.1 研究意義
    1.2 問題提出
    1.3 國內外研究現(xiàn)狀
    1.4 課題背景和研究內容
    1.5 文章框架結構
2 基于 CUDA 的 HEVC 環(huán)路濾波并行優(yōu)化系統(tǒng)設計
    2.1 環(huán)路濾波并行優(yōu)化系統(tǒng)架構設計
    2.2 環(huán)路濾波并行優(yōu)化系統(tǒng)功能模塊
    2.3 環(huán)路濾波并行優(yōu)化系統(tǒng)處理流程
    2.4 環(huán)路濾波并行優(yōu)化系統(tǒng)需要解決的關鍵問題
    2.5 本章小結
3 基于 CUDA 的 HEVC 環(huán)路濾波并行優(yōu)化系統(tǒng)實現(xiàn)
    3.1 基于特征向量的指令歸一化機制
    3.2 基于校驗的垂直水平加速機制
    3.3 其他并行優(yōu)化策略
    3.4 本章小結
4 測試與分析
    4.1 測試環(huán)境
    4.2 像素依賴性分析
    4.3 性能對比測試
    4.4 視頻質量損失
    4.5 本章小結
5 總結與展望
致謝
參考文獻
附錄1 攻讀碩士期間申請的軟件著作版權
附錄2 攻讀碩士期間參與的項目



本文編號：3740854