基于180 nm絕緣體上硅（SOI）CMOS工藝,設(shè)計(jì)了一款大功率、低插入損耗的單刀雙擲（SPDT）反射式射頻開關(guān)。提出了一種體區(qū)自適應(yīng)偏置技術(shù),無需偏置電阻對(duì)開關(guān)管體區(qū)進(jìn)行偏置。采用并聯(lián)電容補(bǔ)償技術(shù)優(yōu)化最大輸入功率,在長(zhǎng)期演進(jìn)（LTE）9 dB峰均比（PAR）信號(hào)輸入下,發(fā)射通道平均承受功率可達(dá)20 W。在3.5 GHz芯片發(fā)射通道的插入損耗為0.49 dB,0.1 dB壓縮點(diǎn)的輸出功率為47 dBm,隔離度為38 dB。在3.5 GHz芯片接收通道的插入損耗為0.43 dB,0.1 dB壓縮點(diǎn)的輸出功率為31 dBm,隔離度為38 dB。該射頻開關(guān)芯片適用于5G移動(dòng)通信LTE基站。 

【文章來源】：半導(dǎo)體技術(shù). 2020,45(02)北大核心

【文章頁數(shù)】：6 頁

【部分圖文】：

SOI NMOSFET結(jié)構(gòu)示意圖

SOI NMOSFET由于SiO2埋層的隔離作用,當(dāng)器件開啟后會(huì)導(dǎo)致未耗盡的硅結(jié)構(gòu)處于電浮空狀態(tài),帶來浮體效應(yīng)[5]。浮體效應(yīng)會(huì)導(dǎo)致漏擊穿電壓降低,亞閾值區(qū)電特性出現(xiàn)偏差,本文使用的SOI NMOSFET采用圖2所示的T型柵結(jié)構(gòu),通過體接觸方式將積累的空穴進(jìn)行釋放,有效地避免了晶體管的浮體效應(yīng)。1.2 整體電路分析

在基站應(yīng)用中信號(hào)傳輸采用半雙工模式,通過射頻開關(guān)進(jìn)行收發(fā)信號(hào)切換,如圖3所示,射頻信號(hào)由開關(guān)的天線口輸入,射頻開關(guān)發(fā)射通道承受功率均值將達(dá)到15 W以上,對(duì)芯片的耐功率能力提出了考驗(yàn)。本文設(shè)計(jì)的SOI射頻開關(guān)結(jié)構(gòu)如圖4所示,為保證大電壓擺幅下更好的插入損耗及隔離度,晶體管柵極采用±2.5 V電壓進(jìn)行控制。為簡(jiǎn)化芯片使用環(huán)境,在芯片內(nèi)部集成線性穩(wěn)壓器、負(fù)壓產(chǎn)生電路及驅(qū)動(dòng)器,在3～5 V電壓供電情況下,實(shí)現(xiàn)邏輯控制功能。


本文編號(hào)：3616397