發(fā)布時間：2017-05-12 13:22

  本文關(guān)鍵詞：基于EG-LDPC碼字構(gòu)成及編解碼實現(xiàn)，由筆耕文化傳播整理發(fā)布。

【摘要】：信道編碼技術(shù)在各種通信系統(tǒng)中得到了廣泛的應(yīng)用,LDPC碼以其獨特的誤碼性能和編譯碼實現(xiàn)簡單的優(yōu)勢得到了更多的青睞。LDPC碼的糾錯能力極強,能夠逼近香農(nóng)限,編碼增益很高,尤其適用復(fù)雜的信道條件和遠(yuǎn)距離通信,可以降低信號的發(fā)射功率,具有很高的經(jīng)濟價值,因此本課題選擇LDPC碼進行研究,并對其進行硬件的實現(xiàn),闡述了基于歐式幾何構(gòu)造LDPC碼校驗矩陣的步驟和過程,并對該類碼的EG-1023碼編解碼進行了FPGA實現(xiàn),該譯碼架構(gòu)適合所有可分層的EG-LDPC碼,對碼長碼率并沒有限制。本文首先闡明了基于歐式幾何的理論構(gòu)造EG-LDPC校驗矩陣的過程。研究了歐式幾何與關(guān)聯(lián)向量的關(guān)系,通過關(guān)聯(lián)向量構(gòu)造了EG-LDPC碼的校驗矩陣。研究表明,在不同的歐式幾何參數(shù)下,可以構(gòu)造出各種不同碼長的LDPC碼,可以根據(jù)不同的系統(tǒng)要求,選擇合適的EG-LDPC碼,具有較強的適應(yīng)性。其次系統(tǒng)的分析了LDPC碼的各種編譯碼算法,比較了算法實現(xiàn)起來的復(fù)雜程度,找到了一種針對EG-1023 LDPC碼的基于生成多項式的編碼方案,具有線性時間編碼的特點,非常適合FPGA的實現(xiàn)。對于譯碼,仿真并得到了EG-1023碼在不同譯碼算法下的誤碼性能曲線,發(fā)現(xiàn)基于Turbo碼消息傳遞方案的譯碼收斂速度快,誤碼性能好,定點仿真的增益損失小,最后確定了用該方法來實現(xiàn)硬件的譯碼。最后基于Virtex-V的FPGA平臺運用Verilog語言對編碼器和譯碼器進行硬件實現(xiàn),通過仿真和實際測試,驗證了編碼器的編解碼結(jié)果正確,所設(shè)計的譯碼器性能良好,進行5次迭代僅需要0.5ms,能夠適用多數(shù)情況的應(yīng)用。該譯碼架構(gòu)適應(yīng)性是極好的,適用各種可分層LDPC碼,不論碼長和碼率如何誤碼損失都是較小的,整個解碼硬件資源的開銷也不高,對于EG-1023碼和EG-4599的LDPC碼,他們消耗的存儲資源RAM是相差不多的,可以在并行和串行之間靈活的選擇,運用并行的方式會使吞吐量會進一步提高。
【關(guān)鍵詞】：LDPC 線性編碼 TDMP譯碼 規(guī)范化最小和
【學(xué)位授予單位】：哈爾濱工業(yè)大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2015
【分類號】：TN911.22
【目錄】：

• 摘要4-5
• Abstract5-9
• 第1章 緒論9-16
• 1.1 課題研究背景9-10
• 1.2 國內(nèi)外研究現(xiàn)狀10-12
• 1.3 LDPC碼的性能特點及其與Turbo碼的對比分析12-13
• 1.4 LDPC碼的應(yīng)用13-15
• 1.5 本論文的研究內(nèi)容及結(jié)構(gòu)安排15-16
• 第2章 LDPC碼基本理論及EG-LDPC碼校驗矩陣H的構(gòu)造方法16-27
• 2.1 LDPC的定義及其泰納圖表示16-18
• 2.2 不規(guī)則LDPC碼18-20
• 2.3 LDPC碼性能的分析20-21
• 2.4 歐式幾何21-22
• 2.5 LDPC碼的幾何構(gòu)造方法22-26
• 2.6 本章小結(jié)26-27
• 第3章 LDPC碼編譯碼算法27-43
• 3.1 LDPC碼的編碼算法27-33
• 3.1.1 基于高斯消元法的編碼方法27-28
• 3.1.2 近似下三角的編碼方法28-29
• 3.1.3 基于生成矩陣G的QC-LDPC碼編碼方法29-33
• 3.2 LDPC的譯碼算法33-41
• 3.2.1 概率域BP算法33-35
• 3.2.2 對數(shù)域BP算法35-37
• 3.2.3 最小和譯碼算法和規(guī)范化最小和譯碼算法37-39
• 3.2.4 基于TDMP的規(guī)范化最小和譯碼算法39-40
• 3.2.5 誤碼性能對比及分析40-41
• 3.3 本章小結(jié)41-43
• 第4章 EG(1023,781) LDPC碼編解碼FPGA實現(xiàn)43-57
• 4.1 硬件平臺簡介43-44
• 4.2 量化方案的確定44
• 4.3 編碼的實現(xiàn)44-47
• 4.4 TDMP譯碼算法的硬件實現(xiàn)47-56
• 4.4.1 最小值和次小值求取電路的原理和仿真結(jié)果48-50
• 4.4.2 校驗節(jié)點處理器的基本原理和仿真結(jié)果50-52
• 4.4.3 存儲單元的設(shè)計52-54
• 4.4.4 譯碼器的工作過程、譯碼器的仿真結(jié)果和實測54-56
• 4.5 本章小結(jié)56-57
• 結(jié)論57-58
• 參考文獻58-62
• 攻讀碩士期間發(fā)表的論文62-63
• 致謝63

【參考文獻】

中國博士學(xué)位論文全文數(shù)據(jù)庫 前1條

1 許拔;準(zhǔn)循環(huán)LDPC碼的構(gòu)造及其理論研究[D];國防科學(xué)技術(shù)大學(xué);2010年

中國碩士學(xué)位論文全文數(shù)據(jù)庫 前1條

1 單鳴;LDPC碼解碼技術(shù)研究及實現(xiàn)[D];東南大學(xué);2004年

  本文關(guān)鍵詞：基于EG-LDPC碼字構(gòu)成及編解碼實現(xiàn)，由筆耕文化傳播整理發(fā)布。

，

本文編號：359917