針對低速/低功耗數(shù)據(jù)信號易受EMI等干擾,設(shè)計了一種用于MIPI接口芯片的擺率調(diào)整電路,采用降低信號擺率的方法,以降低EMI干擾保證信號完整。該擺率調(diào)整電路通過數(shù)字寄存器選擇,使電流鏡陣列可配置,實現(xiàn)不同組合的延遲結(jié)構(gòu)。針對推挽結(jié)構(gòu)的信號擺率降低問題,利用數(shù)字寄存器配置的電流鏡陣列對延遲電容充放電,同時利用輸出端多阻抗支路進一步調(diào)整擺率大小,有效降低了低功耗驅(qū)動發(fā)射機的信號擺率。采用UMC 80nm CMOS工藝進行仿真。結(jié)果表明,在數(shù)字寄存器配置范圍內(nèi),可將擺率最大值從8 700mV/ns降低至500mV/ns,并穩(wěn)定輸出20MHz的數(shù)據(jù)信號。 

【文章來源】：集成電路應(yīng)用. 2020,37(10)

【文章頁數(shù)】：4 頁

【部分圖文】：

傳統(tǒng)推挽驅(qū)動器電路圖

0pF負載下推挽輸出仿真結(jié)果

擺率控制電路

【參考文獻】：
期刊論文
[1]CMOS線驅(qū)動器輸出信號壓擺率控制的研究[J]. 劉正,游軼雄,王健,許繼衡.  微電子學(xué). 2003(04)



本文編號：3556643