本文關(guān)鍵詞：LTE系統(tǒng)同步的低功耗FPGA實現(xiàn)，由筆耕文化傳播整理發(fā)布。

【摘要】：LTE(長期演進)作為3G向4G演進的主流技術(shù)已得到了越來越大的關(guān)注,其相關(guān)產(chǎn)業(yè)也迎來了新的時代。在LTE系統(tǒng)中,同步技術(shù)是接收終端正確恢復(fù)基站數(shù)據(jù)的重要手段。本文對LTE系統(tǒng)同步技術(shù)進行了深入研究,對現(xiàn)有同步檢測算法在硬件實現(xiàn)上的復(fù)雜度和性能提出改進。采用分段時域相關(guān)算法對LTE系統(tǒng)下行主同步信號(PSS)、輔同步信號(SSS)進行滑動相關(guān)檢測,并設(shè)計FFT模塊來完成同步信號在時-頻域間的變換。本設(shè)計利用Xilinx公司的Virtex7系列FPGA芯片來搭建硬件平臺,首先找到主同步信號所在OFDM中的起止位置,再依據(jù)CP類型確定輔同步信號位置,最后快速準確的識別出小區(qū)ID,實現(xiàn)UE與基站間的時頻同步。同步算法在硬件中的實現(xiàn)采用Verilog HDL進行建模。功能仿真、邏輯綜合、RTL級實現(xiàn)均由Xilinx軟件工具ISE完成。通過改進同步算法和優(yōu)化Verilog代碼的編寫以減少FPGA上的資源占用,從而有效降低終端芯片的功耗。最后,利用Matlab和ChipScope對同步系統(tǒng)進行聯(lián)合仿真和板極信號抓取,并對比軟件仿真與硬件實現(xiàn)結(jié)果。結(jié)果表明,本課題順利的實現(xiàn)了LTE系統(tǒng)的同步任務(wù)與資源優(yōu)化,同時降低了硬件實現(xiàn)上的復(fù)雜度和功耗。
【關(guān)鍵詞】：LTE 同步 相關(guān)檢測 FFT FPGA
【學(xué)位授予單位】：黑龍江大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2015
【分類號】：TN929.5

  本文關(guān)鍵詞：LTE系統(tǒng)同步的低功耗FPGA實現(xiàn)，由筆耕文化傳播整理發(fā)布。

，

本文編號：342862