針對復(fù)雜嵌入式計(jì)算領(lǐng)域?qū)Χ嗤ǖ罃?shù)據(jù)傳輸?shù)乃俾屎鸵?guī)模需求越來越高,給出了一款基于VPX的多路高速互連信息處理系統(tǒng)的整體原理設(shè)計(jì);該系統(tǒng)的核心組件有3片F(xiàn)PGA、1片PPC和1片SRIO,為了實(shí)現(xiàn)板內(nèi)外多路10 Gbps高速信號通信,利用高性能FPGA的大量高速收發(fā)器,進(jìn)行了合理的功能設(shè)計(jì)、GTH時(shí)鐘設(shè)計(jì)和主機(jī)端加載設(shè)計(jì);最后FPGA板內(nèi)板間GTH測試表明,該系統(tǒng)很好地實(shí)現(xiàn)了板間96路10 Gbps高速數(shù)據(jù)信號接收、56路10 Gbps高速數(shù)據(jù)信號發(fā)送、12路10 Gbps高速數(shù)據(jù)光信號發(fā)送、板內(nèi)32路10 Gbps高速數(shù)據(jù)信號互連;該系統(tǒng)具有高集成度、高帶寬、高速率等特點(diǎn),經(jīng)實(shí)驗(yàn)測試,其性能穩(wěn)定,具有良好的實(shí)踐效果。 

【文章來源】：重慶工商大學(xué)學(xué)報(bào)(自然科學(xué)版). 2020,37(06)

【文章頁數(shù)】：7 頁

【部分圖文】：

FPGA功能框圖

圖3 FPGA1&FPGA2 GTH時(shí)鐘設(shè)計(jì)每片F(xiàn)PGA均由4片125 MHz的晶振[10]和4個(gè)Clock Buffer來配合管理GTH時(shí)鐘。將FPGA1和FPGA2的Quad210～217中的32路接收端口連接至VPX連接器，Quad118～116中的12路發(fā)送端口連接至VPX連接器，Quad115和114中的4路發(fā)送端口分別連接至SRIO和光模塊，Quad110～113中的16路發(fā)送端口連接至FPGA3。將FPGA3的Quad212～219中的32路發(fā)送端口連接至VPX連接器，Quad214～217中的16路發(fā)送端口連接至FPGA1,Quad210～213中的16路發(fā)送端口連接至FPGA2,Quad112～119中的32路接收端口連接至VPX連接器，Quad110和111中的4路發(fā)送端口分別連接至光模塊和SRIO。從這種設(shè)計(jì)中能看出，F(xiàn)PGA3中GTH的Transceiver存在復(fù)用的情況，即GTH Quad 214～217的16路接收端口連接至FPGA1,16發(fā)送端口連接至VPX連接器;GTH Quad212～213的8路接收端口連接至FPGA2,8發(fā)送端口連接至VPX連接器。目前，對GTH的Transceiver收發(fā)獨(dú)立使用僅考慮速率一致的情況，同一Transceiver收發(fā)獨(dú)立使用且速率不一致的情況待驗(yàn)證。

基于VPX的多路高速互連處理系統(tǒng)的核心組件，采用3片Xilinx公司Virtex-7 FPGA 690T芯片用于接口連接與信號處理，1片飛思卡爾T2080高性能PPC(Power Architecture PC)處理器用于系統(tǒng)控制及數(shù)據(jù)處理，同時(shí)使用1片第二代SRIO交換芯片CPS1432，用于板內(nèi)外高速互連，通過VPX接口與系統(tǒng)組成數(shù)據(jù)傳輸網(wǎng)絡(luò)，以實(shí)現(xiàn)數(shù)據(jù)傳輸和處理的高效結(jié)合。其中FPGA芯片功能強(qiáng)大，資源豐富，在本設(shè)計(jì)中實(shí)現(xiàn)的主要功能是板間10 Gbps高速GTH信號通信。PPC配置了1通道DDR3SDRM，大大提高了處理性能，還設(shè)計(jì)了1路4x SRIO到CPS1432芯片交換，速度可達(dá)到5 Gbps，從而也提高板內(nèi)各芯片之間的通信能力[3]。系統(tǒng)還設(shè)計(jì)了3路千兆網(wǎng)絡(luò)接口用于測試和數(shù)據(jù)傳輸，其中1路1000 Base-T到前面板，2路1000 Base-X到VPX接口。系統(tǒng)的各個(gè)主芯片均連接4 GB的DDR3，擴(kuò)展了板載內(nèi)存，各個(gè)主芯片還連接了128MB的Nor Flash，用于數(shù)據(jù)處理和重要信息存儲，極大地?cái)U(kuò)展了系統(tǒng)的存儲器容量以滿足不同的應(yīng)用需求[4]。系統(tǒng)背板采用6U尺寸的VPX20連接器，系統(tǒng)前面板使用J63-31連接器，主要用于FPGA＿JTAG調(diào)試以及min串口與網(wǎng)絡(luò)支持PPC調(diào)試，前面板還設(shè)計(jì)了8個(gè)LED指示燈，用于反應(yīng)系統(tǒng)工作狀態(tài)。在板上控制器(OBC)方面，系統(tǒng)采用Xilinx公司XC3S1400AN芯片來管控整板工作狀態(tài)以及做3片F(xiàn)PGA的主機(jī)端加載。整個(gè)系統(tǒng)互連原理框圖如圖1所示。2 FPGA設(shè)計(jì)

【參考文獻(xiàn)】：
期刊論文
[1]多核DSP與FPGA高速數(shù)據(jù)傳輸系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[J]. 陳術(shù)濤,沈志,王春聯(lián),胡奇.  電子技術(shù)應(yīng)用. 2018(12)
[2]一種基于FPGA+DSP的處理機(jī)硬件架構(gòu)[J]. 王占超,張耀天.  太赫茲科學(xué)與電子信息學(xué)報(bào). 2018(05)
[3]基于FPGA的綜合航電互連體系結(jié)構(gòu)設(shè)計(jì)[J]. 孫發(fā).  機(jī)械設(shè)計(jì). 2018(S1)
[4]Virtex-7 FPGA DDR3電路的設(shè)計(jì)與仿真研究[J]. 孔維剛,陳長勝,張旭.  航空計(jì)算技術(shù). 2018(04)
[5]基于FPGA的VPX時(shí)間統(tǒng)一系統(tǒng)設(shè)計(jì)[J]. 王振,李建宏,張大松,王肖楠,黃毅龍.  電子技術(shù)應(yīng)用. 2018(01)
[6]基于IP核的PCIE總線接口邏輯的設(shè)計(jì)和實(shí)現(xiàn)[J]. 蒲愷,唐慶,田園.  航空計(jì)算技術(shù). 2017(01)
[7]基于FPGA的高速串行傳輸接口的設(shè)計(jì)與實(shí)現(xiàn)[J]. 杜旭,于洋,黃建.  計(jì)算機(jī)工程與應(yīng)用. 2007(12)

碩士論文
[1]基于FPGA的高速數(shù)據(jù)互連模塊設(shè)計(jì)與應(yīng)用[D]. 靳蘊(yùn)瑜.電子科技大學(xué) 2018



本文編號：3416399