本文關(guān)鍵詞：卷積碼盲識別的FPGA實現(xiàn)技術(shù)研究，由筆耕文化傳播整理發(fā)布。

【摘要】：在無線通信系統(tǒng)中,信道編碼盲識別技術(shù)有著非常廣泛的應(yīng)用。而卷積碼作為常用的一種信道編碼,它的盲識別技術(shù)在許多領(lǐng)域都發(fā)揮著重要的作用。但是現(xiàn)有的卷積碼盲識別技術(shù)一般都是借助計算機進行好碼的搜索,而在硬件設(shè)備上的實現(xiàn)還比較少。本課題主要研究的就是卷積碼盲識別在FPGA上的實現(xiàn)過程。本文主要內(nèi)容安排如下:介紹了卷積碼的基本概念、性質(zhì)和表示方式,以及根據(jù)卷積碼的編碼特點闡述了需要識別的參數(shù)類型和一些基本的識別原理,并且重點詳細介紹了幾種盲識別的基礎(chǔ)算法。討論了傳統(tǒng)高斯消元算法實現(xiàn)盲識別的過程,根據(jù)FPGA硬件實現(xiàn)的并行特性,對傳統(tǒng)算法進行優(yōu)化,詳細的介紹了優(yōu)化的理論過程,并論證了優(yōu)化算法的正確性。在進行FPGA模塊設(shè)計的時候,重點介紹了基本單元實現(xiàn)的過程以及耗費的資源數(shù)量,并根據(jù)硬件實現(xiàn)的并行結(jié)構(gòu)詳細介紹了優(yōu)化算法在FPGA上實現(xiàn)的過程。最后在FPGA硬件設(shè)備上成功地實現(xiàn)了對卷積碼碼率的識別。并與傳統(tǒng)算法在軟件實現(xiàn)相比,實現(xiàn)了兩個數(shù)量級的時間復(fù)雜度的優(yōu)化。介紹了直接利用基于Walsh-Hadamard變換的算法實現(xiàn)卷積碼生成多項式的識別,并進行了仿真驗證。進而研究了Walsh-Hadamard變換算法在FPGA硬件上實現(xiàn)的過程。根據(jù)最后實現(xiàn)的時序性能和資源利用率分析可以看出直接實現(xiàn)的過程并不可取。最后根據(jù)Walsh-Hadamard算法識別的過程進行硬件實現(xiàn)上的優(yōu)化,并論證了結(jié)果的正確性。最后成功地實現(xiàn)了在FPGA硬件設(shè)備對卷積碼生成多項式的估計。根據(jù)最后硬件實現(xiàn)的綜合報告可以看出,在時序性能和資源利用率方面都得到了很大的優(yōu)化。
【關(guān)鍵詞】：卷積碼 盲估計 高斯消元 Walsh-Hadamard變換
【學(xué)位授予單位】：電子科技大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2015
【分類號】：TN791;TN92
【目錄】：

• 摘要5-6
• ABSTRACT6-10
• 第一章 緒論10-16
• 1.1 信道編碼的概述10-11
• 1.2 課題研究的背景和意義11-12
• 1.3 國內(nèi)外研究現(xiàn)狀及發(fā)展趨勢12-14
• 1.4 研究內(nèi)容與章節(jié)安排14-16
• 第二章 卷積碼盲識別基礎(chǔ)16-28
• 2.1 引言16
• 2.2 卷積碼的基本概念16-17
• 2.3 卷積碼的描述方式17-19
• 2.3.1 矩陣描述17-18
• 2.3.2 多項式描述18-19
• 2.4 卷積碼的盲識別19-27
• 2.4.1 卷積碼的識別要素20-21
• 2.4.2 卷積碼盲識別的基本方法21-27
• 2.5 本章小結(jié)27-28
• 第三章 基于FPGA的二元域上的高斯消元硬件設(shè)計與實現(xiàn)28-50
• 3.1 引言28
• 3.2 常規(guī)高斯消元28-30
• 3.3 GF(2) 域上的常規(guī)高斯消元30-32
• 3.4 GF(2) 域上的高斯消元的優(yōu)化算法32-35
• 3.5 基于FPGA的二元域上的高斯消元并行體系設(shè)計與分析35-38
• 3.5.1 設(shè)計概述35
• 3.5.2 基本單元設(shè)計35-38
• 3.6 并行硬件結(jié)構(gòu)設(shè)計與分析38-39
• 3.6.1 硬件結(jié)構(gòu)設(shè)計38-39
• 3.6.2 并行系統(tǒng)工作流程39
• 3.7 硬件實現(xiàn)測試與分析39-48
• 3.7.1 EDA工具與測試流程39-42
• 3.7.2 設(shè)計與仿真結(jié)果42-45
• 3.7.3 綜合結(jié)果45-46
• 3.7.4 性能分析46-48
• 3.8 本章小結(jié)48-50
• 第四章 基于FPGA的Walsh-Hadamard變換的硬件設(shè)計與實現(xiàn)50-65
• 4.1 引言50
• 4.2 基于Walsh-Hadamard變換法直接求解生成多項式的算法50-53
• 4.2.1 數(shù)學(xué)模型的建立50-52
• 4.2.2 仿真實驗與結(jié)果分析52-53
• 4.3 基于FPGA的Walsh-Hadamard變換法的硬件直接實現(xiàn)53-61
• 4.3.1 設(shè)計概述53
• 4.3.2 硬件實現(xiàn)結(jié)構(gòu)53-60
• 4.3.3 原始算法硬件實現(xiàn)小結(jié)60-61
• 4.4 基于FPGA硬件實現(xiàn)的優(yōu)化算法61-64
• 4.4.1 設(shè)計概述61-63
• 4.4.2 優(yōu)化設(shè)計硬件實現(xiàn)小結(jié)63-64
• 4.5 本章小結(jié)64-65
• 第五章 展望和總結(jié)65-66
• 5.1 全文總結(jié)65
• 5.2 下一步工作展望65-66
• 致謝66-67
• 參考文獻67-69

【參考文獻】

中國期刊全文數(shù)據(jù)庫 前1條

1 陸佩忠;鄒艷;;兩元齊次多項式理想的Gr銉bner基的快速計算[J];中國科學(xué)(E輯:信息科學(xué));2008年08期

  本文關(guān)鍵詞：卷積碼盲識別的FPGA實現(xiàn)技術(shù)研究，，由筆耕文化傳播整理發(fā)布。

本文編號：339735