為提高數(shù)據(jù)鏈的抗干擾性能,采用了實(shí)時(shí)控制模塊與直接數(shù)字合成模塊相結(jié)合的方案設(shè)計(jì)并實(shí)現(xiàn)了一種頻率綜合器系統(tǒng)。實(shí)時(shí)控制模塊使用FPGA根據(jù)抗干擾數(shù)據(jù)鏈的工作環(huán)境生成相關(guān)的工作參數(shù),完成現(xiàn)場(chǎng)控制;直接數(shù)字合成模塊以AD9915為核心,根據(jù)實(shí)時(shí)控制模塊的控制參數(shù),實(shí)現(xiàn)頻率的跳變。在數(shù)據(jù)時(shí)序與時(shí)鐘時(shí)序的良好配合下,各功能寄存器得到了有效配置,相關(guān)數(shù)據(jù)的讀取和寫(xiě)入功能得到了正常實(shí)現(xiàn)。試驗(yàn)結(jié)果表明,該系統(tǒng)穩(wěn)定可靠,具有較好的應(yīng)用價(jià)值。 

【文章來(lái)源】：自動(dòng)化與儀表. 2020,35(11)

【文章頁(yè)數(shù)】：5 頁(yè)

【部分圖文】：

終端頻率綜合器系統(tǒng)設(shè)計(jì)框圖

CFR1控制功能寄存器共32 bit，對(duì)應(yīng)為[0:31]。[0]位用于確認(rèn)串行模式下的輸入輸出端口為高位優(yōu)先（MSB）或低位優(yōu)先（LSB);[1]位用于確認(rèn)串行通信數(shù)據(jù)的工作模式為3線通信（專(zhuān)有數(shù)據(jù)輸入針腳SDI和輸出針腳SDO）或2線通信（SDIO針腳兼顧讀寫(xiě)）；[3]位用于配置外部掉電情況，在此置1;[5]位用于確認(rèn)是否使用外部參考時(shí)鐘，在此置0;[6]位用于確認(rèn)DAC的掉電功能，在此置0;[7]位用于確認(rèn)內(nèi)部數(shù)字電路時(shí)鐘是否有效，在此置0;[8]位確認(rèn)OSK的使能情況，在此置1;[9]位確認(rèn)外部OSK的使能情況，在此置0;[11]位確認(rèn)DDS的相位累加器處于正常工作模式，在此置0;[12]位確認(rèn)數(shù)字斜坡發(fā)生器處于正常工作模式，在此置0;[14]位確認(rèn)DDS累加器處于正常工作模式，在此置0;[17]位控制32針端口輸入數(shù)據(jù)的更新情況，在此置0。2)Profile寄存器DDS模塊中使用了16個(gè)Profile寄存器，對(duì)應(yīng)地址從0x0B至0x1A。其中，8個(gè)Profile寄存器（0x0B,0x0D,0x0F,0x11,0x13,0x15,0x17,0x19）用于存儲(chǔ)8個(gè)單音頻率，每個(gè)寄存器可以直接寫(xiě)入32位[31:0]的頻率控制字。另外8個(gè)Profile寄存器（0x0C,0x0E,0x10,0x12,0x14,0x16,0x18,0x1A）包含與Profile引腳設(shè)置相關(guān)的相位偏移和幅度參數(shù)，每個(gè)寄存器為32位寬，前16位用于控制相位，中間12位用于控制幅度，最后4位為空。必須注意的是，為了使能Profile模式，CFR2寄存器中的Profile模式使能位（0x01[23]）設(shè)置為1。

串行數(shù)據(jù)配置過(guò)程主要包括2個(gè)階段。(1)命令數(shù)據(jù)配置，將相應(yīng)的命令寫(xiě)入DDS模塊寄存器中。命令數(shù)據(jù)包括了目標(biāo)寄存器的地址以及相應(yīng)的讀或?qū)懖僮鳌?2)專(zhuān)門(mén)的寫(xiě)入過(guò)程，將數(shù)據(jù)值從串行端口的控制器寫(xiě)入串行端口的緩沖器中。寫(xiě)入過(guò)程的字節(jié)長(zhǎng)度由目標(biāo)寄存器決定。以控制功能寄存器2為例，對(duì)其地址0x01進(jìn)行訪問(wèn)時(shí)，寫(xiě)入過(guò)程中的傳輸字節(jié)數(shù)量為4。數(shù)據(jù)在對(duì)應(yīng)時(shí)鐘周期的上跳沿進(jìn)行寫(xiě)入寄存器。完成2個(gè)階段的數(shù)據(jù)配置后，DDS模塊的串行控制器將寫(xiě)入命令字節(jié)開(kāi)始下一個(gè)配置周期。在一個(gè)配置周期結(jié)束后，遺留在緩沖器中的配置數(shù)據(jù)無(wú)法有效，需要通過(guò)IO＿update針腳進(jìn)行更新，從而將緩沖器中的配置數(shù)據(jù)發(fā)送到目標(biāo)寄存器。IO＿update針腳的更新通常在一個(gè)配置周期完成后進(jìn)行一次。

【參考文獻(xiàn)】：
期刊論文
[1]無(wú)人機(jī)中繼測(cè)控?cái)?shù)據(jù)鏈設(shè)計(jì)[J]. 楊晨.  現(xiàn)代電子技術(shù). 2020(14)
[2]基于共形相控陣天線的彈載數(shù)據(jù)鏈抗干擾研究[J]. 賈龍龍,趙波.  電子質(zhì)量. 2020(03)
[3]基于AD9914的信號(hào)發(fā)生器的設(shè)計(jì)及實(shí)現(xiàn)[J]. 王權(quán).  通信技術(shù). 2019(09)
[4]Link-16數(shù)據(jù)鏈的智能干擾技術(shù)分析[J]. 王海龍,王建業(yè),張穎,成釗.  火力與指揮控制. 2017(12)
[5]無(wú)人機(jī)數(shù)據(jù)鏈系統(tǒng)抗干擾性能評(píng)估方法研究[J]. 閆云斌,崔雪煒,王永川,李永科.  海軍工程大學(xué)學(xué)報(bào). 2017(05)
[6]戰(zhàn)術(shù)數(shù)據(jù)鏈支撐環(huán)境建模方法研究[J]. 代森強(qiáng),余毅敏.  現(xiàn)代電子技術(shù). 2016(21)
[7]彈載數(shù)據(jù)鏈抗干擾性能分析[J]. 呂衛(wèi)華,徐大專(zhuān).  南京航空航天大學(xué)學(xué)報(bào). 2015(03)



本文編號(hào)：3327739