發(fā)布時(shí)間：2017-04-25 10:11

  本文關(guān)鍵詞：基于FPGA的SR FM數(shù)字接收機(jī)的設(shè)計(jì)，由筆耕文化傳播整理發(fā)布。

【摘要】：信息的傳遞和接收是人類生活不可或缺的一部分,而信號是信息傳輸?shù)妮d體,通信系統(tǒng)的高可靠性以及實(shí)時(shí)性的要求使得對通信系統(tǒng)功能與性能提出了更高的要求。軟件無線電旨在基于通用FPGA芯片上使用軟件方法設(shè)計(jì)通信系統(tǒng),打破了完全依賴于硬件的設(shè)計(jì)思想,具有高速度、高可靠性、低功耗和抗干擾能力強(qiáng)等諸多優(yōu)點(diǎn)。本文基于軟件無線電核心技術(shù)在FPGA硬件平臺上設(shè)計(jì)近乎全數(shù)字的FM接收機(jī),以實(shí)現(xiàn)對調(diào)頻電臺的收聽。主要工作總結(jié)如下:(1)基于差分比較器實(shí)現(xiàn)模數(shù)轉(zhuǎn)換。采用電容、電阻構(gòu)建簡易的差分電路,將天線接收到的FM信號通過差分I/O口直接轉(zhuǎn)換成數(shù)字信號,替代傳統(tǒng)的高速A/D轉(zhuǎn)換器,具有低成本的特點(diǎn)。(2)應(yīng)用乘法器在FPGA芯片中直接將FM信號下變頻至基帶,具有簡捷、高效的優(yōu)點(diǎn)。其實(shí)現(xiàn)模塊主要是本地振蕩器、乘法器和積分梳狀濾波器,并采用多速信號處理方法降低基帶信號速率,以化簡后續(xù)電路設(shè)計(jì)。(3)完成FM信號解調(diào)設(shè)計(jì)。選取合適的FM解調(diào)算法得到相位角數(shù)據(jù),再調(diào)取IP核完成算法實(shí)現(xiàn),最終得到音頻信號。(4)研究采用增量編碼器設(shè)計(jì)FM選臺和音量控制�；谟邢逘顟B(tài)機(jī)設(shè)計(jì)方法改變載波信號的頻率,達(dá)到調(diào)諧選臺的作用。同時(shí)采用PWM設(shè)計(jì)音量控制電路,以數(shù)字方式控制語音信號的音量。借助Chip Scope片上邏輯分析儀、頻譜分析儀進(jìn)行系統(tǒng)調(diào)測。外接耳機(jī)在硬件平臺上,可以正常接聽到FM電臺信號,完成了基于FPGA的FM SR接收機(jī)的設(shè)計(jì)。方法具有一定參考價(jià)值,較之傳統(tǒng)的接收機(jī)還具有高可靠性、低成本等特點(diǎn),具有良好的應(yīng)用的前景。
【關(guān)鍵詞】：軟件無線電 數(shù)字信號處理 數(shù)字接收機(jī) FPGA 調(diào)頻
【學(xué)位授予單位】：陜西科技大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2015
【分類號】：TN851
【目錄】：

• 摘要5-6
• ABSTRACT6-10
• 1 緒論10-14
• 1.1 課題研究背景與意義10-11
• 1.2 國內(nèi)外研究現(xiàn)狀11-13
• 1.2.1 國外研究現(xiàn)狀11-12
• 1.2.2 國內(nèi)研究現(xiàn)狀12-13
• 1.3 本文主要研究內(nèi)容和結(jié)構(gòu)13-14
• 2 SR技術(shù)理論基礎(chǔ)14-30
• 2.1 信號采樣理論14-15
• 2.2 多速率信號處理15-21
• 2.2.1 整數(shù)倍抽取16-18
• 2.2.2 整數(shù)倍內(nèi)插18-19
• 2.2.3 多級抽樣頻率的轉(zhuǎn)換19-21
• 2.3 數(shù)字濾波21-26
• 2.3.1 積分梳狀濾波器22-25
• 2.3.2 FIR濾波器25-26
• 2.4 正交變換理論26-28
• 2.5 低壓差分信號技術(shù)28-29
• 2.6 本章小結(jié)29-30
• 3 SR開發(fā)平臺簡介30-34
• 3.1 硬件平臺介紹30
• 3.2 FPGA設(shè)計(jì)30-32
• 3.3 SR開發(fā)流程32-33
• 3.4 本章小結(jié)33-34
• 4 FM數(shù)字接收機(jī)的設(shè)計(jì)和實(shí)現(xiàn)34-58
• 4.1 FM簡介34-35
• 4.2 FM數(shù)字接收設(shè)計(jì)方案35-37
• 4.2.1 設(shè)計(jì)目的35
• 4.2.2 總體方案設(shè)計(jì)35-36
• 4.2.3 實(shí)現(xiàn)工具36-37
• 4.3 1-bits模數(shù)轉(zhuǎn)換電路的設(shè)計(jì)和FPGA實(shí)現(xiàn)37-40
• 4.3.1 電路設(shè)計(jì)37-38
• 4.3.2 電路的FPGA實(shí)現(xiàn)38-40
• 4.4 數(shù)字下變頻的設(shè)計(jì)和FPGA實(shí)現(xiàn)40-48
• 4.4.1 DDS的設(shè)計(jì)40-41
• 4.4.2 DDS的FPGA實(shí)現(xiàn)41
• 4.4.3 乘法器的設(shè)計(jì)和FPGA實(shí)現(xiàn)41-42
• 4.4.4 CIC濾波器的設(shè)計(jì)42-46
• 4.4.5 CIC濾波器的FPGA實(shí)現(xiàn)46-47
• 4.4.6 時(shí)鐘分頻的設(shè)計(jì)47
• 4.4.7 時(shí)鐘分頻的FPGA實(shí)現(xiàn)47-48
• 4.5 I、Q正交信號解調(diào)的設(shè)計(jì)和FPGA實(shí)現(xiàn)48-54
• 4.5.1 I、Q信號的正交解調(diào)的設(shè)計(jì)48-49
• 4.5.2 解調(diào)FPGA實(shí)現(xiàn)49-52
• 4.5.3 FIR濾波器的設(shè)計(jì)52-53
• 4.5.4 FIR濾波器的FPGA實(shí)現(xiàn)53-54
• 4.6 控制器的設(shè)計(jì)和FPGA實(shí)現(xiàn)54-57
• 4.6.1 編碼器接口邏輯設(shè)計(jì)54-56
• 4.6.2 增量編碼器的FPGA實(shí)現(xiàn)56-57
• 4.6.3 PWM的設(shè)計(jì)57
• 4.7 本章小結(jié)57-58
• 5 系統(tǒng)調(diào)測58-68
• 5.1 系統(tǒng)調(diào)試58-66
• 5.2 功能測試66-67
• 5.3 本章小結(jié)67-68
• 6 總結(jié)與展望68-70
• 6.1 本文工作總結(jié)68-69
• 6.2 未來工作展望69-70
• 致謝70-71
• 參考文獻(xiàn)71-74
• 攻讀學(xué)位期間發(fā)表的學(xué)術(shù)論文目錄74-75

【參考文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前3條

1 王曉彬;馬戎;李樂堯;付維平;劉廣森;;基于FPGA的高速信號采集板卡的設(shè)計(jì)[J];測控技術(shù);2011年06期

2 雷能芳;;基于FPGA的CIC抽取濾波器設(shè)計(jì)與實(shí)現(xiàn)[J];計(jì)算機(jī)與數(shù)字工程;2012年01期

3 謝啟;劉妍;陸建明;李智超;;多功能數(shù)字濾波器的設(shè)計(jì)與應(yīng)用[J];實(shí)驗(yàn)科學(xué)與技術(shù);2008年02期

中國碩士學(xué)位論文全文數(shù)據(jù)庫 前1條

1 蔡正翔;基于軟件無線電的空中接口監(jiān)測系統(tǒng)研究[D];廣西師范大學(xué);2014年

  本文關(guān)鍵詞：基于FPGA的SR FM數(shù)字接收機(jī)的設(shè)計(jì)，，由筆耕文化傳播整理發(fā)布。

本文編號：326109