發(fā)布時間：2017-04-22 20:08

  本文關(guān)鍵詞：高清視頻編解碼電路設(shè)計，，由筆耕文化傳播整理發(fā)布。

【摘要】：隨著社會的不斷進(jìn)步與發(fā)展,圖像拼接技術(shù)用途愈加廣泛,尤其是在軍事、醫(yī)學(xué)等領(lǐng)域都得到了大量使用。圖像拼接技術(shù)很好的解決了由于攝像設(shè)備視角的限制而不能拍攝大視角圖片的問題,此項技術(shù)是通過一系列空間部分重疊的小視角圖像,利用計算機(jī)進(jìn)行匹配,拼接成一個超寬視角無縫的圖像,該拼接圖像擁有比單個圖像更大的視角。本文研究的內(nèi)容是高清圖像拼接技術(shù)中編解碼電路的設(shè)計。輸入視頻共8路,其中6路是分辨率為1920×1080,刷新率為30Hz的高清SDI視頻和2路分辨率為720×576,刷新率為25Hz的PAL制B/W模擬視頻,最終輸出1路分辨率1920×1080刷新率25Hz的高清SDI視頻。輸出視頻要求連續(xù)、清晰、無抖動,畫面連續(xù)平滑。本文詳細(xì)介紹了高清視頻的編解碼電路設(shè)計方案。高清的SDI信號先經(jīng)過均衡處理,解碼后,由串行數(shù)據(jù)轉(zhuǎn)變?yōu)椴⑿袛?shù)據(jù),然后經(jīng)過拼接轉(zhuǎn)換處理,經(jīng)由編碼處理后由并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù),輸出所需的視頻信號。本系統(tǒng)的硬件電路由均衡器GS1524、解碼器GS1561、編碼器GS1532、驅(qū)動器GS1528、時鐘GS1525、AD轉(zhuǎn)換器SAA7113H. AD轉(zhuǎn)換器的初始化AT89C2051及其電源和存儲器等實現(xiàn)了對HD/SD格式視頻信號的接收和輸出。主控制器采用Altera公司的CycloneVE系列FPGA芯片5CEFA7F31來實現(xiàn)。闡述了此方案的總體構(gòu)架以及從選型到硬件實現(xiàn)的全過程,并進(jìn)行了調(diào)試試驗。
【關(guān)鍵詞】：圖像拼接 編解碼 SDI FPGA
【學(xué)位授予單位】：西安工業(yè)大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2015
【分類號】：TN919.81
【目錄】：

• 摘要3-4
• Abstract4-8
• 1 緒論8-14
• 1.1 前言8
• 1.2 研究的背景和意義8-9
• 1.3 國內(nèi)外發(fā)展現(xiàn)狀9-13
• 1.3.1 高清視頻編解碼技術(shù)發(fā)展現(xiàn)狀9-11
• 1.3.2 圖像拼接技術(shù)分類及其發(fā)展現(xiàn)狀11-13
• 1.4 本文的主要研究內(nèi)容13-14
• 2 總體設(shè)計14-19
• 2.1 高清視頻HD14-16
• 2.1.1 串行數(shù)字接口SDI14-16
• 2.1.2 高清串行數(shù)字接口HD-SDI16
• 2.2 標(biāo)清視頻SD16-17
• 2.3 設(shè)計要求17
• 2.4 總體設(shè)計方案17-18
• 2.5 本章小結(jié)18-19
• 3 硬件電路設(shè)計19-50
• 3.1 高清視頻部分硬件電路設(shè)計19-29
• 3.1.1 均衡模塊電路設(shè)計19-21
• 3.1.2 解碼模塊電路設(shè)計21-24
• 3.1.3 編碼模塊電路設(shè)計24-27
• 3.1.4 驅(qū)動模塊電路設(shè)計27-29
• 3.2 標(biāo)清視頻部分硬件電路設(shè)計29-33
• 3.2.1 A/D模塊電路設(shè)計29-32
• 3.2.2 A/D的初始化模塊電路設(shè)計32-33
• 3.3 FPGA模塊部分硬件電路設(shè)計33-36
• 3.4 時鐘模塊部分硬件電路設(shè)計36-37
• 3.5 存儲器模塊部分硬件電路設(shè)計37-41
• 3.6 電源模塊部分硬件電路設(shè)計41-43
• 3.7 PCB板的設(shè)計43-49
• 3.7.1 板層分布43-44
• 3.7.2 電路的布局布線44
• 3.7.3 電源和地的設(shè)計44-45
• 3.7.4 信號完整性問題45-48
• 3.7.5 內(nèi)電層分割和數(shù)模接地48
• 3.7.6 在布線上其它應(yīng)注意的地方48-49
• 3.8 本章小結(jié)49-50
• 4 調(diào)試及運行試驗50-54
• 4.1 調(diào)試環(huán)境50
• 4.2 硬件連接50-51
• 4.3 硬件調(diào)試51
• 4.4 調(diào)試結(jié)果51-53
• 4.5 本章小結(jié)53-54
• 5 結(jié)論和展望54-56
• 5.1 論文工作總結(jié)54-55
• 5.2 論文展望55-56
• 參考文獻(xiàn)56-60
• 致謝60-63
• 附錄一 電路原理圖63-74
• 附錄二 PCB圖74-77

【參考文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前4條

1 傅越千,吳石松;SDI接口數(shù)字監(jiān)視設(shè)備的設(shè)計與實現(xiàn)[J];電視技術(shù);2005年05期

2 韓濟(jì)源;數(shù)字電視設(shè)備的接口和通信[J];廣播與電視技術(shù);2000年07期

3 劉冠男;歐明雙;宋何娟;;DDR2 SDRAM控制器的設(shè)計及FPGA驗證[J];中國集成電路;2010年04期

4 李寧;HD-SDI信號的特征及檢測方法的提案[J];現(xiàn)代電視技術(shù);2004年08期

中國博士學(xué)位論文全文數(shù)據(jù)庫 前1條

1 肖廣;基于IP的視頻監(jiān)控若干關(guān)鍵技術(shù)研究[D];華東師范大學(xué);2008年

中國碩士學(xué)位論文全文數(shù)據(jù)庫 前6條

1 龔劍;基于FPGA的圖像處理系統(tǒng)[D];武漢科技大學(xué);2007年

2 嚴(yán)世s

本文編號：321180