發(fā)布時(shí)間：2021-05-12 08:22

　　該論文主要從PCB的信號(hào)完整性和電磁兼容兩個(gè)方面入手,研究分析PCB的抗干擾性。經(jīng)過(guò)查閱相關(guān)權(quán)威文獻(xiàn),選取了最為常見(jiàn)的干擾問(wèn)題,如反射回波等,并對(duì)其著重分析研究。對(duì)應(yīng)不同的干擾問(wèn)題建立簡(jiǎn)單的電路模型,依據(jù)已知的電路公式和權(quán)威的研究結(jié)果,分析推算出相應(yīng)干擾問(wèn)題的來(lái)龍去脈,根據(jù)干擾的特點(diǎn)和相應(yīng)電路的特性采取恰當(dāng)?shù)慕鉀Q方案。當(dāng)然,該論文還分析了電磁干擾的三個(gè)基本要素,從這三個(gè)基本要素入手,可以更清晰地找到解決干擾的措施突破口。該論文大致總結(jié)的抗干擾措施如下:合理布局、合理布線(xiàn)、恰當(dāng)選件、加入相關(guān)抗干擾電路等。結(jié)果表明:針對(duì)不同的電路需要,采取恰當(dāng)?shù)拇胧?可有效提高電路的抗干擾性。 

【文章來(lái)源】：電子質(zhì)量. 2020,(10)

【文章頁(yè)數(shù)】：5 頁(yè)

【文章目錄】：
0 引言
1 PCB的信號(hào)完整性問(wèn)題
    1.1 反射
        1.1.1 反射形成的研究分析
        1.1.2 抑制反射的方法(端接技術(shù))
    1.2 串?dāng)_
2 PCB的電磁兼容研究
    2.1 電磁干擾的三個(gè)基本要素
    2.2 PCB抗干擾設(shè)計(jì)原則
        2.2.1 合理布置元器件
        2.2.2 合理布線(xiàn)
3 結(jié)語(yǔ)


【參考文獻(xiàn)】：
期刊論文
[1]基于CadenceAllegro的高速PCB設(shè)計(jì)信號(hào)完整性分析與仿真[J]. 覃婕,閻波,林水生.  現(xiàn)代電子技術(shù). 2011(10)
[2]淺析旁路電容的特性及其在PCB中的應(yīng)用[J]. 蔡葒,鄒學(xué)峰,羅旸,桑乃霞,黃明暉.  電子與封裝. 2010(07)
[3]PCB的布線(xiàn)設(shè)計(jì)及抗干擾技術(shù)[J]. 董強(qiáng),倪健,劉云,馬曉翠.  艦船科學(xué)技術(shù). 2006(02)
[4]高速電路設(shè)計(jì)中的信號(hào)完整性研究[J]. 黃德勇,張揚(yáng),楊云志.  電訊技術(shù). 2004(02)
[5]印制板設(shè)計(jì)中的抗干擾技術(shù)[J]. 張麗君.  現(xiàn)代電子. 2000(04)



本文編號(hào)：3183082