隨著SAR成像技術(shù)的發(fā)展,對(duì)于星載SAR的實(shí)時(shí)性和分辨率提出了更高的要求。同時(shí),星載SAR面臨的苛刻環(huán)境也要求處理平臺(tái)具有更高的可靠性。本文基于FPGA重構(gòu)技術(shù),設(shè)計(jì)了高可靠的星載SAR實(shí)時(shí)處理平臺(tái)。本文主要工作如下:1、針對(duì)星載SAR成像特點(diǎn),通過點(diǎn)目標(biāo)仿真分析對(duì)比成像結(jié)果,選擇CS算法作為星載SAR實(shí)時(shí)成像算法。依據(jù)星載SAR實(shí)時(shí)處理平臺(tái)要求,分析硬件資源需求,估算核心算法模塊運(yùn)算時(shí)間,并提出了通過FPGA的動(dòng)態(tài)可重構(gòu)技術(shù)進(jìn)而提高平臺(tái)的可靠性;2、根據(jù)可靠性和實(shí)時(shí)性需求,構(gòu)建了雙模冗余的星載SAR實(shí)時(shí)成像平臺(tái)。提出了維護(hù)子系統(tǒng)加運(yùn)算子系統(tǒng)協(xié)同工作的結(jié)構(gòu)。維護(hù)子系統(tǒng)以Actel的AX500反熔絲FPGA作為核心監(jiān)控單元,并設(shè)計(jì)了針對(duì)雙機(jī)熱備份的控制狀態(tài)機(jī)。運(yùn)算子系統(tǒng)由賽靈思的Virtex7高性能FPGA作為運(yùn)算單元,通過動(dòng)態(tài)可重構(gòu)設(shè)計(jì),提高商用FPGA的抗輻照能力;3、針對(duì)CS成像算法轉(zhuǎn)置操作多,時(shí)間占比高,數(shù)據(jù)量大,計(jì)算復(fù)雜等問題。文本設(shè)計(jì)了一種多路并行快速寫入結(jié)合特定地址跳址讀出的DDR3 SDRAM矩陣快速轉(zhuǎn)置方法,極大地提高了轉(zhuǎn)置效率。同時(shí),配合多路FFT/IFFT模塊并行處... 

【文章來源】：西安電子科技大學(xué)陜西省 211工程院校 教育部直屬院校

【文章頁數(shù)】：100 頁

【學(xué)位級(jí)別】：碩士

【部分圖文】：

Axcelerator系列FPGA參數(shù)表

三模冗余的設(shè)計(jì)，存儲(chǔ)配置文件的 NOR FLASH 也具有非常高的可靠性 同時(shí)，考慮到可重構(gòu)設(shè)計(jì)，將高性能 FPGA 的片上資源劃分為靜態(tài)邏輯τStaticLogic，SLυ和可重構(gòu)邏輯τReconfigurable Logic，RLυ，通過內(nèi)部總線可以交互兩者之間的數(shù)據(jù)與狀態(tài)信息，以便通過靜態(tài)邏輯上的GPIO管腳和反熔絲FPGA進(jìn)行通信 除此之外，不同的功能模塊可以通過可重構(gòu)邏輯實(shí)現(xiàn) 每一組 DDR3 SDRAM 的讀寫數(shù)據(jù)位寬 64 比特，讀寫速率可達(dá) 6.4GB/S，能夠滿足星載 SAR 實(shí)時(shí)成像大數(shù)據(jù)量的需求 3.2.2.1 運(yùn)算 FPGA 芯片選擇星載 SAR 成像算法數(shù)據(jù)量大，運(yùn)算產(chǎn)生的中間變量也需要在片內(nèi)高速緩存 而且算法中包含了大量的 FFT IFFT 復(fù)乘 除法以及非線性的超越運(yùn)算，這對(duì)成像系統(tǒng)的核心處理器提出了很高的要求，即要求 FPGA 內(nèi)除了需要具備豐富的數(shù)字處理單元還要有大量的片上存儲(chǔ) 所以這里我們選擇了目前 FPGA 行業(yè)的領(lǐng)導(dǎo)者，賽靈思公司出品的 Virtex7 系列型號(hào)為 XC7VX690T 的芯片 它擁有大量的邏輯單元和可編程

指令能夠通過 ICAPE2 原語或者內(nèi)嵌于比特流文件內(nèi)的代碼發(fā)送指令表3.7 IPROG 指令及描述配置指令 指令描述FFFFFFFF 掩碼AA995566 同步字20000000 空閑字30020001 在 WBSTAR 內(nèi)寫入一字00000000 熱啟動(dòng)起始地址0000000F IPROG 指令20000000 空閑字用 ICAPE2[53]原語發(fā)送 IPROG 指令完成重構(gòu) 在設(shè)備芯片配置完成之通過 ICAPE2 原語發(fā)送一定順序的指令設(shè)置熱啟動(dòng)起始地址寄存器的值比特流文件在 FLASH 內(nèi)的地址，然后發(fā)送 IPROG 指令 這一指令的υ發(fā)送同步字，τ2υ設(shè)置熱啟動(dòng)起始地址寄存器，τ3υ發(fā)送 IPROG 指

【參考文獻(xiàn)】：
期刊論文
[1]三模冗余反饋糾錯(cuò)技術(shù)在星載電路加固設(shè)計(jì)中的應(yīng)用與實(shí)現(xiàn)[J]. 楊玉辰,周國昌,巨艇,王健,張國霞.  空間電子技術(shù). 2017(02)
[2]基于FPGA的動(dòng)態(tài)部分可重構(gòu)智能I/O接口設(shè)計(jì)與實(shí)現(xiàn)[J]. 徐健,李賀,龔東磊,方明.  計(jì)算機(jī)工程. 2016(06)
[3]星載SAR在軌成像實(shí)時(shí)處理算法研究[J]. 邊明明,李盛林,岳榮剛.  航天器工程. 2013(06)
[4]OpenVPX總線及其在雷達(dá)信息處理的應(yīng)用[J]. 池凌鴻,史鴻聲.  雷達(dá)科學(xué)與技術(shù). 2013(04)
[5]星載SAR技術(shù)的發(fā)展趨勢(shì)及應(yīng)用淺析[J]. 鄧云凱,趙鳳軍,王宇.  雷達(dá)學(xué)報(bào). 2012(01)
[6]基于可重構(gòu)技術(shù)的上面級(jí)航天器綜合電子系統(tǒng)[J]. 孫兆偉,邢雷,徐國棟,葉東.  光學(xué)精密工程. 2012(02)
[7]基于FPGA的三模冗余UART電路設(shè)計(jì)[J]. 韓月濤,潘偉萍,楊帆,崔嵬.  電子測(cè)量技術(shù). 2011(03)
[8]星載SAR實(shí)時(shí)成像處理系統(tǒng)結(jié)構(gòu)設(shè)計(jì)[J]. 謝宜壯,朱柏承,汪精華.  兵工學(xué)報(bào). 2010(S2)
[9]基于SOPC的遠(yuǎn)程可重構(gòu)系統(tǒng)設(shè)計(jì)方法研究[J]. 龐業(yè)勇,王少軍,彭喜元.  電子測(cè)量與儀器學(xué)報(bào). 2010(06)
[10]微型SAR的數(shù)字下變頻設(shè)計(jì)[J]. 王虹現(xiàn),李剛,邢孟道,張守宏.  電子與信息學(xué)報(bào). 2010(02)

博士論文
[1]星上SAR實(shí)時(shí)成像處理關(guān)鍵技術(shù)研究[D]. 劉小寧.北京理工大學(xué) 2016
[2]可重構(gòu)星載計(jì)算機(jī)體系結(jié)構(gòu)與容錯(cuò)技術(shù)研究[D]. 劉源.哈爾濱工業(yè)大學(xué) 2010
[3]星載信號(hào)處理平臺(tái)單粒子效應(yīng)檢測(cè)與加固技術(shù)研究[D]. 邢克飛.國防科學(xué)技術(shù)大學(xué) 2007

碩士論文
[1]星載抗輻射CMOS多功能控制芯片的綜合測(cè)試系統(tǒng)設(shè)計(jì)[D]. 劉童.浙江大學(xué) 2017
[2]基于高性能FPGA與多核DSP架構(gòu)的并行設(shè)計(jì)[D]. 胡桂彬.西安電子科技大學(xué) 2015
[3]可重構(gòu)雷達(dá)信號(hào)處理系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[D]. 孫大亮.大連理工大學(xué) 2015
[4]基于FPGA的通用總線動(dòng)態(tài)可重構(gòu)設(shè)計(jì)[D]. 李淵.南京航空航天大學(xué) 2015
[5]基于DDR3數(shù)據(jù)的信號(hào)完整性分析[D]. 史曉蓉.西安電子科技大學(xué) 2013
[6]機(jī)載合成孔徑雷達(dá)成像算法研究[D]. 劉暉銘.西安電子科技大學(xué) 2012
[7]基于FPGA的機(jī)載SAR/ISAR實(shí)時(shí)成像的技術(shù)研究[D]. 郝坤.西安電子科技大學(xué) 2012
[8]高可靠星載雙機(jī)備份系統(tǒng)的設(shè)計(jì)與評(píng)估[D]. 賈文濤.國防科學(xué)技術(shù)大學(xué) 2010
[9]基因組中最大唯一匹配的查找算法研究[D]. 王學(xué).西安電子科技大學(xué) 2009
[10]基于CPCI總線的可重構(gòu)系統(tǒng)研究與設(shè)計(jì)[D]. 陳欣.國防科學(xué)技術(shù)大學(xué) 2008



本文編號(hào)：3131302