隨著SAR成像技術(shù)的發(fā)展,對于星載SAR的實時性和分辨率提出了更高的要求。同時,星載SAR面臨的苛刻環(huán)境也要求處理平臺具有更高的可靠性。本文基于FPGA重構(gòu)技術(shù),設(shè)計了高可靠的星載SAR實時處理平臺。本文主要工作如下:1、針對星載SAR成像特點,通過點目標仿真分析對比成像結(jié)果,選擇CS算法作為星載SAR實時成像算法。依據(jù)星載SAR實時處理平臺要求,分析硬件資源需求,估算核心算法模塊運算時間,并提出了通過FPGA的動態(tài)可重構(gòu)技術(shù)進而提高平臺的可靠性;2、根據(jù)可靠性和實時性需求,構(gòu)建了雙模冗余的星載SAR實時成像平臺。提出了維護子系統(tǒng)加運算子系統(tǒng)協(xié)同工作的結(jié)構(gòu)。維護子系統(tǒng)以Actel的AX500反熔絲FPGA作為核心監(jiān)控單元,并設(shè)計了針對雙機熱備份的控制狀態(tài)機。運算子系統(tǒng)由賽靈思的Virtex7高性能FPGA作為運算單元,通過動態(tài)可重構(gòu)設(shè)計,提高商用FPGA的抗輻照能力;3、針對CS成像算法轉(zhuǎn)置操作多,時間占比高,數(shù)據(jù)量大,計算復雜等問題。文本設(shè)計了一種多路并行快速寫入結(jié)合特定地址跳址讀出的DDR3 SDRAM矩陣快速轉(zhuǎn)置方法,極大地提高了轉(zhuǎn)置效率。同時,配合多路FFT/IFFT模塊并行處... 

【文章來源】：西安電子科技大學陜西省 211工程院校 教育部直屬院校

【文章頁數(shù)】：100 頁

【學位級別】：碩士

【部分圖文】：

Axcelerator系列FPGA參數(shù)表

三模冗余的設(shè)計，存儲配置文件的 NOR FLASH 也具有非常高的可靠性 同時，考慮到可重構(gòu)設(shè)計，將高性能 FPGA 的片上資源劃分為靜態(tài)邏輯τStaticLogic，SLυ和可重構(gòu)邏輯τReconfigurable Logic，RLυ，通過內(nèi)部總線可以交互兩者之間的數(shù)據(jù)與狀態(tài)信息，以便通過靜態(tài)邏輯上的GPIO管腳和反熔絲FPGA進行通信 除此之外，不同的功能模塊可以通過可重構(gòu)邏輯實現(xiàn) 每一組 DDR3 SDRAM 的讀寫數(shù)據(jù)位寬 64 比特，讀寫速率可達 6.4GB/S，能夠滿足星載 SAR 實時成像大數(shù)據(jù)量的需求 3.2.2.1 運算 FPGA 芯片選擇星載 SAR 成像算法數(shù)據(jù)量大，運算產(chǎn)生的中間變量也需要在片內(nèi)高速緩存 而且算法中包含了大量的 FFT IFFT 復乘 除法以及非線性的超越運算，這對成像系統(tǒng)的核心處理器提出了很高的要求，即要求 FPGA 內(nèi)除了需要具備豐富的數(shù)字處理單元還要有大量的片上存儲 所以這里我們選擇了目前 FPGA 行業(yè)的領(lǐng)導者，賽靈思公司出品的 Virtex7 系列型號為 XC7VX690T 的芯片 它擁有大量的邏輯單元和可編程

指令能夠通過 ICAPE2 原語或者內(nèi)嵌于比特流文件內(nèi)的代碼發(fā)送指令表3.7 IPROG 指令及描述配置指令 指令描述FFFFFFFF 掩碼AA995566 同步字20000000 空閑字30020001 在 WBSTAR 內(nèi)寫入一字00000000 熱啟動起始地址0000000F IPROG 指令20000000 空閑字用 ICAPE2[53]原語發(fā)送 IPROG 指令完成重構(gòu) 在設(shè)備芯片配置完成之通過 ICAPE2 原語發(fā)送一定順序的指令設(shè)置熱啟動起始地址寄存器的值比特流文件在 FLASH 內(nèi)的地址，然后發(fā)送 IPROG 指令 這一指令的υ發(fā)送同步字，τ2υ設(shè)置熱啟動起始地址寄存器，τ3υ發(fā)送 IPROG 指

【參考文獻】：
期刊論文
[1]三模冗余反饋糾錯技術(shù)在星載電路加固設(shè)計中的應用與實現(xiàn)[J]. 楊玉辰,周國昌,巨艇,王健,張國霞.  空間電子技術(shù). 2017(02)
[2]基于FPGA的動態(tài)部分可重構(gòu)智能I/O接口設(shè)計與實現(xiàn)[J]. 徐健,李賀,龔東磊,方明.  計算機工程. 2016(06)
[3]星載SAR在軌成像實時處理算法研究[J]. 邊明明,李盛林,岳榮剛.  航天器工程. 2013(06)
[4]OpenVPX總線及其在雷達信息處理的應用[J]. 池凌鴻,史鴻聲.  雷達科學與技術(shù). 2013(04)
[5]星載SAR技術(shù)的發(fā)展趨勢及應用淺析[J]. 鄧云凱,趙鳳軍,王宇.  雷達學報. 2012(01)
[6]基于可重構(gòu)技術(shù)的上面級航天器綜合電子系統(tǒng)[J]. 孫兆偉,邢雷,徐國棟,葉東.  光學精密工程. 2012(02)
[7]基于FPGA的三模冗余UART電路設(shè)計[J]. 韓月濤,潘偉萍,楊帆,崔嵬.  電子測量技術(shù). 2011(03)
[8]星載SAR實時成像處理系統(tǒng)結(jié)構(gòu)設(shè)計[J]. 謝宜壯,朱柏承,汪精華.  兵工學報. 2010(S2)
[9]基于SOPC的遠程可重構(gòu)系統(tǒng)設(shè)計方法研究[J]. 龐業(yè)勇,王少軍,彭喜元.  電子測量與儀器學報. 2010(06)
[10]微型SAR的數(shù)字下變頻設(shè)計[J]. 王虹現(xiàn),李剛,邢孟道,張守宏.  電子與信息學報. 2010(02)

博士論文
[1]星上SAR實時成像處理關(guān)鍵技術(shù)研究[D]. 劉小寧.北京理工大學 2016
[2]可重構(gòu)星載計算機體系結(jié)構(gòu)與容錯技術(shù)研究[D]. 劉源.哈爾濱工業(yè)大學 2010
[3]星載信號處理平臺單粒子效應檢測與加固技術(shù)研究[D]. 邢克飛.國防科學技術(shù)大學 2007

碩士論文
[1]星載抗輻射CMOS多功能控制芯片的綜合測試系統(tǒng)設(shè)計[D]. 劉童.浙江大學 2017
[2]基于高性能FPGA與多核DSP架構(gòu)的并行設(shè)計[D]. 胡桂彬.西安電子科技大學 2015
[3]可重構(gòu)雷達信號處理系統(tǒng)的設(shè)計與實現(xiàn)[D]. 孫大亮.大連理工大學 2015
[4]基于FPGA的通用總線動態(tài)可重構(gòu)設(shè)計[D]. 李淵.南京航空航天大學 2015
[5]基于DDR3數(shù)據(jù)的信號完整性分析[D]. 史曉蓉.西安電子科技大學 2013
[6]機載合成孔徑雷達成像算法研究[D]. 劉暉銘.西安電子科技大學 2012
[7]基于FPGA的機載SAR/ISAR實時成像的技術(shù)研究[D]. 郝坤.西安電子科技大學 2012
[8]高可靠星載雙機備份系統(tǒng)的設(shè)計與評估[D]. 賈文濤.國防科學技術(shù)大學 2010
[9]基因組中最大唯一匹配的查找算法研究[D]. 王學.西安電子科技大學 2009
[10]基于CPCI總線的可重構(gòu)系統(tǒng)研究與設(shè)計[D]. 陳欣.國防科學技術(shù)大學 2008



本文編號：3131302