針對(duì)專用硬件實(shí)現(xiàn)高效視頻編碼（High Efficiency Video Coding,HEVC）幀內(nèi)預(yù)測(cè)算法資源占用大,且硬件資源不能重復(fù)利用、靈活性差的問題.提出一種可重構(gòu)的視頻陣列處理器,能夠根據(jù)當(dāng)前視頻序列的特點(diǎn)進(jìn)行幀內(nèi)預(yù)測(cè)算法的動(dòng)態(tài)映射.首先,分析HEVC幀內(nèi)預(yù)測(cè)算法的特點(diǎn)和重構(gòu)的可行性,以提前終止編碼塊劃分的閾值作為處理器進(jìn)行硬件重構(gòu)的依據(jù).其次,以計(jì)算出來的參數(shù)驅(qū)動(dòng)可重構(gòu)陣列處理器進(jìn)行硬件重構(gòu).最后,在重構(gòu)的陣列處理器上進(jìn)行幀內(nèi)預(yù)測(cè)算法映射.通過在4×4的可重構(gòu)陣列上進(jìn)行Planar和DC兩種預(yù)測(cè)模式實(shí)現(xiàn),結(jié)果表明:與專用硬件實(shí)現(xiàn)方法相比資源減少了65%,與多核處理器實(shí)現(xiàn)方法相比延時(shí)降低了32%. 

【文章來源】：微電子學(xué)與計(jì)算機(jī). 2020年02期 北大核心

【文章頁數(shù)】：6 頁

【部分圖文】：

4×4規(guī)模的可重構(gòu)陣列處理器

PE鄰間互連圖

基于第二部分介紹的可重構(gòu)視頻處理器,可以實(shí)現(xiàn)下面的重構(gòu)過程:首先計(jì)算出當(dāng)前CU塊的方差,與設(shè)定的閾值進(jìn)行比較,如果大于該閾值,表示該CU塊要繼續(xù)遞歸劃分,切換到其子塊繼續(xù)進(jìn)行方差的計(jì)算,直至方差小于閾值或CU塊遞歸到8×8的塊大小;然后確定停止劃分時(shí)CU塊的類型,若不是8×8的塊,控制器通過H型下發(fā)網(wǎng)絡(luò)直接下發(fā)相應(yīng)的配置信息對(duì)陣列進(jìn)行當(dāng)前CU塊大小的幀內(nèi)預(yù)測(cè)的配置,如是8×8的塊,配置陣列進(jìn)行8×8和4×4幀內(nèi)預(yù)測(cè),最后以絕對(duì)誤差和(Sum of Absolute Difference,SAD)作為代價(jià)函數(shù),確定是以8×8的塊還是4個(gè)4×4的塊.執(zhí)行流程如圖3所示:4.2 CU塊閾值計(jì)算過程

【參考文獻(xiàn)】：
期刊論文
[1]可重構(gòu)視頻陣列處理器中全局控制器的設(shè)計(jì)與實(shí)現(xiàn)[J]. 張雪婷,蔣林,鄧軍勇,呂青,武鑫.  微電子學(xué)與計(jì)算機(jī). 2017(11)
[2]基于多核處理器的HEVC解碼器實(shí)現(xiàn)與優(yōu)化[J]. 唐飛,虞志益.  計(jì)算機(jī)工程與設(shè)計(jì). 2017(01)
[3]基于提前終止編碼單元?jiǎng)澐值目焖賻瑑?nèi)預(yù)測(cè)算法[J]. 沈健,楊靜.  計(jì)算機(jī)應(yīng)用與軟件. 2016(05)
[4]HEVC幀內(nèi)預(yù)測(cè)Planar和DC模式算法的并行化設(shè)計(jì)[J]. 謝曉燕,徐衛(wèi)芳,劉帆.  電視技術(shù). 2015(05)



本文編號(hào)：2955079