本文關(guān)鍵詞：多通道高速信號(hào)采集與傳輸技術(shù)的研究與應(yīng)用，由筆耕文化傳播整理發(fā)布。

【摘要】：隨著電子測(cè)量、雷達(dá)等領(lǐng)域?qū)?shù)據(jù)采集、傳輸速率要求的提高以及高速信號(hào)處理技術(shù)的快速發(fā)展，Gsps級(jí)多通道ADC板卡的設(shè)計(jì)與應(yīng)用顯得尤為重要。本論文即針對(duì)實(shí)際應(yīng)用，基于采樣理論，設(shè)計(jì)了一套多通道超高速信號(hào)采集、存儲(chǔ)與傳輸系統(tǒng)，并完成了系統(tǒng)的調(diào)試與性能測(cè)試，證實(shí)其穩(wěn)定可靠，可滿足多種應(yīng)用環(huán)境下對(duì)高速信號(hào)采集與傳輸?shù)男枨蟆?本文首先回顧了采樣理論，包括低通采樣理論和帶通采樣理論，同時(shí)重點(diǎn)研究了ADC的性能指標(biāo)、性能指標(biāo)的測(cè)試方法以及高速ADC的校準(zhǔn)。其次，本文從數(shù)字T/R組件智能測(cè)試系統(tǒng)對(duì)高速采集、傳輸設(shè)備的要求出發(fā)，提出了一種基于Xilinx Virtex-6系列FPGA的多通道高速信號(hào)采集、存儲(chǔ)與傳輸?shù)南到y(tǒng)架構(gòu)。這種架構(gòu)可以有效地利用FPGA的可編程性和靈活性，并且能夠?qū)崿F(xiàn)多通道高速信號(hào)的同步采集，滿足大容量數(shù)據(jù)存儲(chǔ)和高速傳輸?shù)囊�。該系統(tǒng)架構(gòu)可分為多通道高速采集系統(tǒng)和數(shù)據(jù)存儲(chǔ)傳輸系統(tǒng)兩部分。其中，多通道高速采集系統(tǒng)的設(shè)計(jì)包括高速同步低抖動(dòng)時(shí)鐘分發(fā)設(shè)計(jì)、高速ADC的前后端電路設(shè)計(jì)以及高速ADC多通道采樣的同步設(shè)計(jì)。針對(duì)數(shù)據(jù)存儲(chǔ)與傳輸系統(tǒng)，設(shè)計(jì)了DDR3大容量存儲(chǔ)模塊、光纖傳輸模塊和PCI Express總線傳輸模塊。 最后，完成了基于FPGA的多通道高速信號(hào)采集、存儲(chǔ)與傳輸系統(tǒng)的板卡的硬件設(shè)計(jì)，對(duì)多通道高速ADC采集模塊、DDR3存儲(chǔ)模塊、光纖傳輸模塊、PCI Express模塊進(jìn)行了功能測(cè)試，并對(duì)測(cè)試結(jié)果進(jìn)行了理論分析。同時(shí)，簡(jiǎn)單介紹了TR組件智能測(cè)試系統(tǒng)，，及本設(shè)計(jì)在其中的應(yīng)用。
【關(guān)鍵詞】：多通道數(shù)據(jù)采集 FPGA DDR3 光纖傳輸 PCI Express
【學(xué)位授予單位】：北京理工大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2015
【分類號(hào)】：TN911.7;TN791
【目錄】：

• 摘要5-6
• Abstract6-9
• 第1章 緒論9-14
• 1.1 國(guó)內(nèi)外研究現(xiàn)狀9-11
• 1.2 課題研究背景及意義11-12
• 1.3 本文的主要工作和章節(jié)安排12-14
• 第2章 高速 ADC 的基本理論研究14-25
• 2.1 信號(hào)采樣理論14-15
• 2.1.1 低通采樣定理14-15
• 2.1.2 帶通采樣定理15
• 2.2 高速 ADC 的基本理論15-25
• 2.2.1 ADC 的性能指標(biāo)及測(cè)試方法15-20
• 2.2.2 高速 ADC 的校準(zhǔn)20-25
• 第3章 多通道高速采集系統(tǒng)的設(shè)計(jì)25-43
• 3.1 高速時(shí)鐘電路26-33
• 3.1.1 高速時(shí)鐘電路關(guān)鍵技術(shù)26-30
• 3.1.2 ADC 采樣時(shí)鐘設(shè)計(jì)30-33
• 3.2 高速 ADC 電路33-43
• 3.2.1 高速 ADC 芯片的選取33-34
• 3.2.2 ADC 芯片 ADC12D160034-37
• 3.2.3 模擬前端電路設(shè)計(jì)37-38
• 3.2.4 多通道同步設(shè)計(jì)關(guān)鍵技術(shù)38-40
• 3.2.5 ADC 數(shù)字端高速傳輸40-42
• 3.2.6 ADC12D1600 的供電設(shè)計(jì)42-43
• 第4章 存儲(chǔ)和傳輸系統(tǒng)的設(shè)計(jì)43-58
• 4.1 大容量高速數(shù)據(jù)緩存的設(shè)計(jì)與實(shí)現(xiàn)43-48
• 4.1.1 DDR3 存儲(chǔ)技術(shù)簡(jiǎn)介43-45
• 4.1.2 DDR3 數(shù)據(jù)存儲(chǔ)模塊的設(shè)計(jì)45-48
• 4.2 光纖傳輸模塊48-51
• 4.2.1 光纖通信48-49
• 4.2.2 基于 FPGA 的光纖傳輸模塊的設(shè)計(jì)49-51
• 4.3 PCI Express 總線傳輸51-55
• 4.3.1 計(jì)算機(jī)總線接口51-52
• 4.3.2 PCI Express 模塊設(shè)計(jì)52-55
• 4.4 FPGA 控制邏輯總體設(shè)計(jì)55-58
• 第5章 系統(tǒng)性能測(cè)試及應(yīng)用58-67
• 5.1 硬件電路測(cè)試58
• 5.2 高速 ADC 的動(dòng)態(tài)性能測(cè)試58-61
• 5.3 DDR3 存取數(shù)據(jù)性能測(cè)試61-62
• 5.4 光纖傳輸性能測(cè)試62-63
• 5.5 PCI Express 總線傳輸性能測(cè)試63-65
• 5.6 系統(tǒng)應(yīng)用65-67
• 總結(jié)和展望67-68
• 參考文獻(xiàn)68-71
• 攻讀學(xué)位期間發(fā)表論文與研究成果清單71-72
• 致謝72

【參考文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前10條

1 張焱;余海龍;羅進(jìn)川;;超高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[J];安徽大學(xué)學(xué)報(bào)(自然科學(xué)版);2006年04期

2 陳寧,費(fèi)元春;高速數(shù)據(jù)采集系統(tǒng)中的孔徑抖動(dòng)[J];北京理工大學(xué)學(xué)報(bào);2003年02期

3 吳瓊之;蔡春霞;丁一辰;廖春蘭;;5Gsps高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[J];電子設(shè)計(jì)工程;2012年01期

4 王繼斌;;DDR3存儲(chǔ)器前沿技術(shù)分析[J];科技信息;2009年34期

5 馬永剛 ,何佩琨 ,龍騰;時(shí)鐘參數(shù)在高速數(shù)據(jù)采集系統(tǒng)中的影響[J];微計(jì)算機(jī)信息;2005年15期

6 田曉霞;阮林波;田耕;;2Gsps高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[J];微計(jì)算機(jī)信息;2011年03期

7 胡智宏;廖旎煥;;高速ADC時(shí)鐘抖動(dòng)及其影響的研究[J];微型機(jī)與應(yīng)用;2011年02期

8 穆乃剛;;淺談光纖通信技術(shù)研究[J];中國(guó)新技術(shù)新產(chǎn)品;2011年12期

9 張俊濤;王豫瑩;;基于FPGA和USB2.0的高速數(shù)據(jù)采集系統(tǒng)[J];儀表技術(shù)與傳感器;2011年10期

10 胡廣洲;趙忠凱;司錫才;;AD9516-3時(shí)鐘設(shè)計(jì)及在中頻數(shù)字系統(tǒng)中的應(yīng)用[J];應(yīng)用科技;2009年07期

  本文關(guān)鍵詞：多通道高速信號(hào)采集與傳輸技術(shù)的研究與應(yīng)用，由筆耕文化傳播整理發(fā)布。

本文編號(hào)：293765