隨著智能電子設(shè)備的飛速發(fā)展,較高的分辨率與優(yōu)質(zhì)的顯示效果對接口的傳輸速度提出了挑戰(zhàn),而傳統(tǒng)的接口,如RGB接口,傳輸速度無法滿足高速的需要,除此之外還會產(chǎn)生電磁兼容等方面的問題。我們的目標是使接口電路具有更快的速度,更低的功耗,以及很強的抗干擾能力。為了達到這樣的目的,業(yè)界的廠商采用了不同標準的顯示接口。其中最重要的接口之一是:MIPI（Mobile Industry Processor Interface）,即移動行業(yè)處理器接口。本文主要研究并設(shè)計了TFT-LCD驅(qū)動芯片中的MIPI高速接口電路。本文設(shè)計的MIPI電路應(yīng)用于分辨率為1280×720的TFT-LCD顯示屏,高速模式下每一個通道的速度可以達到500Mbps,四個通道的速度可達2Gbps。高速模式與低功耗模式可以自由切換,以達到MIPI高速、低功耗的目的。我們在MIPI的設(shè)計中還添加了時序調(diào)整模塊和通道配置模塊以更加適合自身的項目需求。本文將介紹MIPI電路的整體架構(gòu)和設(shè)計參數(shù),首先介紹MIPI電路的上層架構(gòu),以便可以從全局上了解MIPI電路。然后介紹MIPI內(nèi)層電路結(jié)構(gòu),包括MIPI的內(nèi)部邏輯結(jié)構(gòu)（即MIPI在主級CPU... 

【文章來源】：西安電子科技大學陜西省 211工程院校 教育部直屬院校

【文章頁數(shù)】：104 頁

【學位級別】：碩士

【部分圖文】：

液晶面板的等效電路

傳輸線互連結(jié)構(gòu)：主機和從級之間的物理互連實現(xiàn)。單位間隔：等于時鐘通道上任何 HS 狀態(tài)的持續(xù)時間。2.2 MIPI-DSI 簡介DSI 指定主級中央處理器和外圍顯示模塊之間的接口。它采用現(xiàn)有的 MIPI 聯(lián)盟規(guī)范，采用 DPI-2，DBI-2 和 DCS 標準中規(guī)定的像素格式和命令集[21]。圖 2.1 顯示了簡化的 DSI 接口。從概念的角度，符合 DSI 標準的接口將像素或命令發(fā)送到外設(shè)，并可從外設(shè)讀回狀態(tài)或像素信息。主要區(qū)別在于 DSI 將傳統(tǒng)或傳統(tǒng)接口中的所有像素數(shù)據(jù)，命令和事件串行化，通常使用附加的控制信號在并行數(shù)據(jù)總線上傳送和傳出外設(shè)。從系統(tǒng)或軟件的角度來看，序列化和反序列化操作應(yīng)該是透明的。轉(zhuǎn)換為串行數(shù)據(jù)并返回到并行的最明顯且不可避免的后果是需要外設(shè)響應(yīng)的事務(wù)的延遲。例如，使用 DSI 從顯示模塊讀取像素比 DBI 具有更高的延遲。另一個根本區(qū)別是主機處理器在讀取事務(wù)期間無法調(diào)低返回數(shù)據(jù)的速率或大小。

圖2.2 MIPI-DSI 分層結(jié)構(gòu)物理層：物理層指定傳輸介質(zhì)（電導(dǎo)體），即 MIPI 接口電路的物理層，信號的參數(shù)以及時鐘和數(shù)據(jù)通道之間的時序關(guān)系。指定傳輸開始和傳輸結(jié)束的機制，以以在發(fā)送和接收 PHY 之間傳送的其他“帶外”信息。雙級和字節(jié)級同步機制作HY 的一部分。請注意，DSI 的電氣基礎(chǔ)有兩種不同的操作模式，每種都有自己的組合參數(shù)。PHY 層被描述在用于 D-PHY 的 MIPI 聯(lián)盟規(guī)范中。通道管理層：DSI 是可擴展的，可提高性能。取決于應(yīng)用的帶寬要求，數(shù)據(jù)信數(shù)量可以是 1，2，3 或 4。接口的發(fā)射機側(cè)將輸出數(shù)據(jù)流分配到一個或多個車道（“器”功能）。在接收端，接口從通道收集字節(jié)，并將它們合并成一個恢復(fù)原始流（“合并”功能）的重組數(shù)據(jù)流。協(xié)議層：在最底層，DSI 協(xié)議指定遍歷接口的位和字節(jié)的順序和值。它指定如字節(jié)組織成稱為數(shù)據(jù)包的定義組。該協(xié)議定義了每個數(shù)據(jù)包的所需標頭，以及如成和解釋標題信息。接口的發(fā)送側(cè)將報頭和錯誤檢查信息附加到正在發(fā)送的數(shù)據(jù)。在接收端，頭部


本文編號：2936613