發(fā)布時間：2017-04-08 17:22

  本文關(guān)鍵詞：動態(tài)可重構(gòu)的基帶調(diào)制解調(diào)器設(shè)計，由筆耕文化傳播整理發(fā)布。

【摘要】：現(xiàn)場可編程門陣列(Field-Programmable Gate Array, FPGA)憑借著可反復(fù)編程、編程速度快等優(yōu)點受到廣泛應(yīng)用。雖然FPGA的工藝在不斷提高,芯片內(nèi)資源在不斷增加,但由于工程中遇到的問題越來越復(fù)雜,資源仍是許多項目考慮的第一要素。隨著動態(tài)部分可重構(gòu)( Dynamic Partial Reconfigurable, DPR)技術(shù)的出現(xiàn),憑借其節(jié)省資源、下載速度快、設(shè)計靈活和節(jié)省功耗等優(yōu)點,使得資源問題有了新的解決方案。本文基于軟件無線電(Software Defined Radio, SDR)原理,結(jié)合動態(tài)部分可重構(gòu)技術(shù)設(shè)計了一種動態(tài)可重構(gòu)的基帶調(diào)制解調(diào)器。發(fā)射端輸入信號先經(jīng)過卷積編碼,再選擇二相差分相移鍵控(Differential Binary Phase Shift Keying, DBPSK)、四相差分相移鍵控(Differential Quaternary Phase Shift Keying, DQPSK)、高斯最小頻移鍵控(Gaussian Minimum Shift Keying, GMSK)中的一種調(diào)制方式,然后通過內(nèi)插改變信號處理速率,最后進行正交調(diào)制上變頻后輸出。接收端對接收信號進行載波同步下變頻,再經(jīng)過抽取降低信號速率,而后定時同步選出最優(yōu)點進行對應(yīng)的調(diào)制方式解調(diào),最后使用Viterbi算法對卷積編碼譯碼。本文設(shè)計的基帶調(diào)制解調(diào)器可實現(xiàn)五種傳輸速率和DQPSK、DBPSK、GMSK三種調(diào)制方式的動態(tài)切換。
【關(guān)鍵詞】：動態(tài)部分可重構(gòu) 多速率 DQPSK DBPSK GMSK 卷積編碼 Viterbi譯碼
【學(xué)位授予單位】：南京理工大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2015
【分類號】：TN915.05
【目錄】：

• 摘要3-4
• Abstract4-7
• 1 緒論7-10
• 1.1 課題背景及研究意義7-8
• 1.2 動態(tài)可重構(gòu)技術(shù)發(fā)展和現(xiàn)狀8-9
• 1.3 論文結(jié)構(gòu)安排9-10
• 2 DQPSK、DBPSK和GMSK調(diào)制解調(diào)原理10-19
• 2.1 DQPSK、DBPSK調(diào)制解調(diào)原理10-14
• 2.1.1 DQPSK和DBPSK調(diào)制原理10-11
• 2.1.2 無符號間串?dāng)_設(shè)計11-12
• 2.1.3 DQPSK解調(diào)原理12-13
• 2.1.4 DBPSK解調(diào)原理13-14
• 2.2 GMSK調(diào)制解調(diào)原理14-16
• 2.2.1 GMSK調(diào)制原理14-15
• 2.2.2 GMSK解調(diào)原理15-16
• 2.3 多速率信號處理16-17
• 2.4 DDS工作原理17-18
• 2.5 本章總結(jié)18-19
• 3 載波同步和定時同步19-28
• 3.1 載波同步19-21
• 3.2 定時同步21-27
• 3.2.1 定時同步原理21-26
• 3.2.2 多相濾波器設(shè)計26-27
• 3.3 本章總結(jié)27-28
• 4 系統(tǒng)FPGA實現(xiàn)28-47
• 4.1 偽隨機序列輸入28-29
• 4.2 高斯白噪聲的產(chǎn)生29-31
• 4.3 (2,1,7)卷積編碼31-32
• 4.4 維特比譯碼32-33
• 4.5 DQPSK,DBPSK調(diào)制解調(diào)33-36
• 4.5.1 DQPSK,DBPSK調(diào)制33-36
• 4.5.2 DQPSK、DBPSK解調(diào)36
• 4.6 GMSK調(diào)制解調(diào)36-40
• 4.6.1 GMSK調(diào)制36-40
• 4.6.2 GMSK解調(diào)40
• 4.7 變速率信號處理40-42
• 4.7.1 內(nèi)插濾波器的設(shè)計40-41
• 4.7.2 抽取濾波器的設(shè)計41-42
• 4.8 正交調(diào)制解調(diào)42
• 4.9 載波同步FPGA實現(xiàn)42-44
• 4.10 定時同步FPGA實現(xiàn)44-45
• 4.11 組幀和解幀45-46
• 4.12 本章總結(jié)46-47
• 5 動態(tài)部分可重構(gòu)47-64
• 5.1 模塊劃分48-52
• 5.2 嵌入式系統(tǒng)開發(fā)52-54
• 5.3 用戶自定義IP核開發(fā)54-56
• 5.4 PlanAhead工程56-60
• 5.5 動態(tài)部分可重構(gòu)的測試60-62
• 5.6 系統(tǒng)性能測試62-63
• 5.7 本章總結(jié)63-64
• 6 總結(jié)與展望64-65
• 致謝65-66
• 參考文獻66-68

【參考文獻】

中國期刊全文數(shù)據(jù)庫 前1條

1 韓可;鄧中亮;施樂寧;;(2,1,7)卷積碼Viterbi譯碼器FPGA實現(xiàn)方案[J];現(xiàn)代電子技術(shù);2007年15期

中國博士學(xué)位論文全文數(shù)據(jù)庫 前1條

1 姚天翔;無線通信中的數(shù)字同步算法研究[D];浙江大學(xué);2006年

中國碩士學(xué)位論文全文數(shù)據(jù)庫 前3條

1 陳志堂;全數(shù)字GMSK調(diào)制器的仿真與實現(xiàn)[D];電子科技大學(xué);2011年

2 張莉莉;多速率多模式中頻數(shù)字化接收機關(guān)鍵技術(shù)研究[D];電子科技大學(xué);2012年

3 李炳旭;基于FPGA的GMSK調(diào)制解調(diào)SOC芯片的研究與實現(xiàn)[D];大連海事大學(xué);2013年

  本文關(guān)鍵詞：動態(tài)可重構(gòu)的基帶調(diào)制解調(diào)器設(shè)計，，由筆耕文化傳播整理發(fā)布。

本文編號：293316