本文關(guān)鍵詞：可重構(gòu)雷達(dá)信號(hào)處理系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)，由筆耕文化傳播整理發(fā)布。

【摘要】：隨著雷達(dá)工作環(huán)境越來(lái)越復(fù)雜,雷達(dá)信號(hào)處理的功能也越來(lái)越多樣化。因此,實(shí)現(xiàn)一個(gè)功能易于重構(gòu)的雷達(dá)信號(hào)處理機(jī)以滿足不同的功能要求具有重大意義。與傳統(tǒng)的雷達(dá)信號(hào)處理設(shè)備相比,FPGA (Field Programmable Gate Array)具有體積小、速度快等優(yōu)點(diǎn),且其動(dòng)態(tài)可重構(gòu)特性能夠根據(jù)需要實(shí)時(shí)改變模塊功能以適應(yīng)不同環(huán)境,提高系統(tǒng)的靈活性。本文使用Xilinx公司的多種工具,在FPGA中實(shí)現(xiàn)了可動(dòng)態(tài)重構(gòu)的雷達(dá)信號(hào)處理系統(tǒng)。首先對(duì)數(shù)字下變頻、脈沖壓縮、動(dòng)目標(biāo)檢測(cè)、恒虛警檢測(cè)等信號(hào)處理模塊的原理與實(shí)現(xiàn)方法做了介紹,然后使用模型化設(shè)計(jì)工具System Generator for DSP設(shè)計(jì)了各模塊,并仿真驗(yàn)證各模塊的正確性,再然后按照設(shè)計(jì)方法在硬件設(shè)計(jì)工具ISE中實(shí)現(xiàn)各模塊,最后利用局部動(dòng)態(tài)可重構(gòu)技術(shù)重構(gòu)其中的部分模塊,并通過(guò)在線邏輯分析儀ChipScope觀測(cè)FPGA內(nèi)部信號(hào)。經(jīng)測(cè)試,改變部分模塊功能時(shí),觀測(cè)到相應(yīng)模塊的輸出信號(hào)與預(yù)期結(jié)果一致,表明了該可重構(gòu)雷達(dá)信號(hào)處理系統(tǒng)的正確性。
【關(guān)鍵詞】：雷達(dá)信號(hào)處理 FPGA 動(dòng)態(tài)重構(gòu) 模型化設(shè)計(jì)
【學(xué)位授予單位】：大連理工大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2015
【分類號(hào)】：TN957.51
【目錄】：

• 摘要4-5
• Abstract5-8
• 1 緒論8-11
• 1.1 課題背景與意義8-9
• 1.2 研究現(xiàn)狀及發(fā)展9-10
• 1.3 論文的內(nèi)容及安排10-11
• 2 雷達(dá)信號(hào)處理原理11-25
• 2.1 雷達(dá)信號(hào)11-13
• 2.1.1 回波信號(hào)11-12
• 2.1.2 線性調(diào)頻信號(hào)12-13
• 2.2 數(shù)字下變頻13-16
• 2.2.1 基本原理13-15
• 2.2.2 實(shí)現(xiàn)方法15-16
• 2.3 脈沖壓縮16-19
• 2.3.1 基本原理16-17
• 2.3.2 實(shí)現(xiàn)方法17-18
• 2.3.3 旁瓣抑制18-19
• 2.4 動(dòng)目標(biāo)顯示與檢測(cè)19-22
• 2.4.1 基本原理19
• 2.4.2 實(shí)現(xiàn)方法19-22
• 2.5 恒虛警檢測(cè)22-25
• 2.5.1 基本原理22
• 2.5.2 實(shí)現(xiàn)方法22-25
• 3 雷達(dá)信號(hào)處理模型化設(shè)計(jì)25-46
• 3.1 輸入模塊26-30
• 3.1.1 模塊設(shè)計(jì)26-29
• 3.1.2 仿真與分析29-30
• 3.2 DDC模塊30-31
• 3.2.1 模塊設(shè)計(jì)30
• 3.2.2 仿真與分析30-31
• 3.3 PC模塊31-37
• 3.3.1 模塊設(shè)計(jì)31-34
• 3.3.2 仿真與分析34-37
• 3.4 MTI模塊37-39
• 3.4.1 模塊設(shè)計(jì)37-38
• 3.4.2 仿真與分析38-39
• 3.5 MTD模塊39-43
• 3.5.1 模塊設(shè)計(jì)39-41
• 3.5.2 仿真與分析41-43
• 3.6 CFAR模塊43-46
• 3.6.1 模塊設(shè)計(jì)43-44
• 3.6.2 仿真與分析44-46
• 4 可重構(gòu)雷達(dá)信號(hào)處理系統(tǒng)實(shí)現(xiàn)46-61
• 4.1 信號(hào)處理模塊的實(shí)現(xiàn)48-51
• 4.1.1 ISE介紹48
• 4.1.2 實(shí)現(xiàn)結(jié)果48-51
• 4.2 局部動(dòng)態(tài)重構(gòu)的實(shí)現(xiàn)51-55
• 4.2.1 動(dòng)態(tài)重構(gòu)51-52
• 4.2.2 實(shí)現(xiàn)結(jié)果52-55
• 4.3 結(jié)果與分析55-61
• 4.3.1 ChipsSope介紹55-56
• 4.3.2 測(cè)試結(jié)果56-61
• 結(jié)論61-62
• 參考文獻(xiàn)62-65
• 攻讀碩士學(xué)位期間發(fā)表學(xué)術(shù)論文情況65-66
• 致謝66-67

【參考文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前1條

1 李輝;岳田;;在FPGA設(shè)計(jì)中ChipScope與MATLAB的應(yīng)用[J];無(wú)線電工程;2010年01期

中國(guó)碩士學(xué)位論文全文數(shù)據(jù)庫(kù) 前1條

1 劉龍飛;基于FPGA的多模型雷達(dá)信號(hào)處理系統(tǒng)設(shè)計(jì)[D];大連海事大學(xué);2014年

  本文關(guān)鍵詞：可重構(gòu)雷達(dá)信號(hào)處理系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)，，由筆耕文化傳播整理發(fā)布。

本文編號(hào)：287564