傳統(tǒng)基于FPGA+DSP雷達信號處理系統(tǒng)的開發(fā)人員需要掌握大量的專業(yè)硬件知識,并且系統(tǒng)開發(fā)周期長。隨著雷達功能越來越強大,雷達信號處理算法越來越復雜,使得開發(fā)代價成倍增加。軟件化雷達的提出為雷達信號處理系統(tǒng)的開發(fā)提供了一種解決辦法,但是串行的軟件化雷達信號處理系統(tǒng)大多數(shù)難以滿足雷達信號處理系統(tǒng)對實時性的要求。隨著多核眾核技術和并行計算的發(fā)展,為滿足軟件化雷達的實時性提供了可能,并行雷達信號處理逐漸成為雷達信號處理系統(tǒng)實施的熱點,但是在多核CPU平臺上并行策略多種多樣,其中包括數(shù)據(jù)并行、任務并行、流水并行等,由于不同的并行策略的并行效率有所不同,使用場景也有所不同,如何選擇軟件化雷達算法的并行策略成為一個亟待解決的現(xiàn)實問題。同時隨著硬件技術的發(fā)展,通用計算設備的架構也越來越多,如CPU、GPU、FPGA和MIC等,設計一種跨平臺的并行雷達信號處理算法為雷達信號處理系統(tǒng)的移植帶來了極大的方便,為雷達信號處理系統(tǒng)的適應不同設備提供了基礎,在實際應用中具有重要意義。本文為了研究不同并行策略的雷達信號處理系統(tǒng)的優(yōu)缺點,提出了基于多核CPU的并行雷達信號處理系統(tǒng),對串行雷達信號處理系統(tǒng)中的算法進行了分析,提出了三種并行策略的雷達信號處理系統(tǒng),對不同并行策略進行理論分析,并且在多核CPU平臺上設計了實驗,通過實驗結(jié)果驗證了理論分析結(jié)果的正確性,第一,基于數(shù)據(jù)并行的雷達信號處理系統(tǒng),是一種脈組級并行方案,將不同的數(shù)據(jù)處理過程映射在不同的計算線程。第二,提出基于流水并行的雷達信號處理系統(tǒng),將所有的處理過程劃分為多個任務組,各個任務組的任務量相近,不同的任務組映射在不同的計算線程上。第三,提出基于任務隊列的雷達信號處理系統(tǒng),首先將雷達信號處理任務劃分,并且將這些任務加入到任務隊列中,依照任務之間的依賴關系將任務調(diào)度在不同的線程上,并行處理不同的任務。最后對不同并行方案的實驗結(jié)果進行了分析,并且對比了不同方案的優(yōu)缺點。本文為了研究跨平臺的雷達信號處理算法,提出了基于OpenCL的并行恒虛警檢測算法。分析恒虛警檢測算法的并行性,利用不同數(shù)據(jù)塊計算過程的獨立性,設計了并行恒虛警檢測算法,將不同的數(shù)據(jù)塊計算過程映射到OpenCL中不同的work-item上并行計算。本文分別在GPU平臺和FPGA平臺上實施了并行恒虛警算法,在GPU平臺上使用調(diào)節(jié)并行粒度、計算流程優(yōu)化、局部存儲優(yōu)化和核函數(shù)合并方法,對并行程序優(yōu)化,進一步發(fā)掘并行效率。在FPGA平臺上除了使用GPU的優(yōu)化手段外,還針對FPGA使用了多流水線手段優(yōu)化方法,充分利用FPGA的資源,進一步提高加速比,FPGA的平臺上取得了10.3008倍的加速比,在GPU平臺取得了193.7886倍的加速比。
【學位單位】：西安電子科技大學
【學位級別】：碩士
【學位年份】：2018
【中圖分類】：TN957.51
【文章目錄】：
摘要
ABSTRACT
符號對照表
縮略語對照表
第一章 緒論
    1.1 選題意義和選題背景
    1.2 國內(nèi)外研究現(xiàn)狀
        1.2.1 并行雷達信號處理算法研究現(xiàn)狀
        1.2.2 基于OpenCL的FPGA并行應用研究
    1.3 本文內(nèi)容與創(chuàng)新
    1.4 本文結(jié)構安排
第二章 雷達信號處理算法與并行計算基礎
    2.1 引言
    2.2 雷達信號處理算法介紹
        2.2.1 反異步干擾算法
        2.2.2 脈沖壓縮算法
        2.2.3 動目標檢測算法
        2.2.4 恒虛警檢測算法
    2.3 并行計算硬件平臺介紹
        2.3.1 多核CPU
        2.3.2 FPGA
        2.3.3 GPU
    2.4 并行計算軟件平臺介紹
        2.4.1 Pthread
        2.4.2 OpenCL
    2.5 本章小結(jié)
第三章 基于多核CPU的并行雷達信號處理系統(tǒng)
    3.1 引言
    3.2 雷達信號處理系統(tǒng)簡介
    3.3 并行雷達信號處理系統(tǒng)分析與設計
        3.3.1 基于數(shù)據(jù)并行的雷達信號處理系統(tǒng)分析與設計
        3.3.2 基于流水線并行的雷達信號處理系統(tǒng)分析與設計
        3.3.3 基于任務隊列并行的雷達信號處理系統(tǒng)分析與設計
    3.4 并行雷達信號處理系統(tǒng)實施
        3.4.1 基于數(shù)據(jù)并行的雷達信號處理系統(tǒng)實施
        3.4.2 基于流水線并行的雷達信號處理系統(tǒng)實施
        3.4.3 基于任務隊列并行的雷達信號處理系統(tǒng)實施
    3.5 并行雷達信號處理系統(tǒng)實驗結(jié)果與分析
        3.5.1 基于數(shù)據(jù)并行的雷達信號處理系統(tǒng)實驗結(jié)果與分析
        3.5.2 基于流水線并行的雷達信號處理系統(tǒng)實驗結(jié)果與分析
        3.5.3 基于任務隊列并行的雷達信號處理系統(tǒng)實驗結(jié)果與分析
        3.5.4 不同并行方法的對比
    3.6 本章小結(jié)
第四章 基于OpenCL的并行恒虛警算法研究
    4.1 引言
    4.2 恒虛警算法描述
    4.3 基于OpenCL的并行恒虛警算法設計
    4.4 基于OpenCL的并行恒虛警算法實施
    4.5 基于GPU平臺的實驗、分析與優(yōu)化
        4.5.1 實驗環(huán)境
        4.5.2 實驗結(jié)果與分析
        4.5.3 調(diào)節(jié)并行粒度
        4.5.4 計算流程優(yōu)化
        4.5.5 存儲訪問優(yōu)化
        4.5.6 核函數(shù)合并
    4.6 基于FPGA平臺的實驗與分析
        4.6.1 實驗環(huán)境
        4.6.2 實驗結(jié)果與分析
        4.6.3 設置線程任務量
        4.6.4 計算流程優(yōu)化
        4.6.5 核函數(shù)合并
        4.6.6 多流水線優(yōu)化
    4.7 不同平臺的實驗對比
    4.8 本章小結(jié)
第五章 總結(jié)與展望
    5.1 本文總結(jié)
    5.2 研究展望
參考文獻
致謝
作者簡介

【參考文獻】

相關期刊論文 前7條

1 廉志玲;;一種PD雷達信號處理系統(tǒng)的并行實現(xiàn)[J];火控雷達技術;2015年02期

2 王磊;盧顯良;陳明燕;張偉;張順生;;基于多核計算的雷達并行仿真結(jié)構[J];電子科技大學學報;2014年01期

3 秦華;周沫;察豪;左煒;;軟件雷達信號處理的多GPU并行技術[J];西安電子科技大學學報;2013年03期

4 賈可;李世丹;郭燕;王德生;;基于GPU的軟件化雷達恒虛警概率算法實現(xiàn)[J];信息與電子工程;2012年05期

5 趙寅;周新志;;雷達信號處理中動目標檢測的研究[J];通信技術;2011年03期

6 劉剛;;相鄰周期反異步抗同頻干擾方法分析[J];艦船電子對抗;2010年06期

7 楊建宇,凌太兵,賀峻;LFMCW雷達運動目標檢測與距離速度去耦合[J];電子與信息學報;2004年02期

本文編號：2861391