傳統(tǒng)基于FPGA+DSP雷達(dá)信號(hào)處理系統(tǒng)的開(kāi)發(fā)人員需要掌握大量的專(zhuān)業(yè)硬件知識(shí),并且系統(tǒng)開(kāi)發(fā)周期長(zhǎng)。隨著雷達(dá)功能越來(lái)越強(qiáng)大,雷達(dá)信號(hào)處理算法越來(lái)越復(fù)雜,使得開(kāi)發(fā)代價(jià)成倍增加。軟件化雷達(dá)的提出為雷達(dá)信號(hào)處理系統(tǒng)的開(kāi)發(fā)提供了一種解決辦法,但是串行的軟件化雷達(dá)信號(hào)處理系統(tǒng)大多數(shù)難以滿(mǎn)足雷達(dá)信號(hào)處理系統(tǒng)對(duì)實(shí)時(shí)性的要求。隨著多核眾核技術(shù)和并行計(jì)算的發(fā)展,為滿(mǎn)足軟件化雷達(dá)的實(shí)時(shí)性提供了可能,并行雷達(dá)信號(hào)處理逐漸成為雷達(dá)信號(hào)處理系統(tǒng)實(shí)施的熱點(diǎn),但是在多核CPU平臺(tái)上并行策略多種多樣,其中包括數(shù)據(jù)并行、任務(wù)并行、流水并行等,由于不同的并行策略的并行效率有所不同,使用場(chǎng)景也有所不同,如何選擇軟件化雷達(dá)算法的并行策略成為一個(gè)亟待解決的現(xiàn)實(shí)問(wèn)題。同時(shí)隨著硬件技術(shù)的發(fā)展,通用計(jì)算設(shè)備的架構(gòu)也越來(lái)越多,如CPU、GPU、FPGA和MIC等,設(shè)計(jì)一種跨平臺(tái)的并行雷達(dá)信號(hào)處理算法為雷達(dá)信號(hào)處理系統(tǒng)的移植帶來(lái)了極大的方便,為雷達(dá)信號(hào)處理系統(tǒng)的適應(yīng)不同設(shè)備提供了基礎(chǔ),在實(shí)際應(yīng)用中具有重要意義。本文為了研究不同并行策略的雷達(dá)信號(hào)處理系統(tǒng)的優(yōu)缺點(diǎn),提出了基于多核CPU的并行雷達(dá)信號(hào)處理系統(tǒng),對(duì)串行雷達(dá)信號(hào)處理系統(tǒng)中的算法進(jìn)行了分析,提出了三種并行策略的雷達(dá)信號(hào)處理系統(tǒng),對(duì)不同并行策略進(jìn)行理論分析,并且在多核CPU平臺(tái)上設(shè)計(jì)了實(shí)驗(yàn),通過(guò)實(shí)驗(yàn)結(jié)果驗(yàn)證了理論分析結(jié)果的正確性,第一,基于數(shù)據(jù)并行的雷達(dá)信號(hào)處理系統(tǒng),是一種脈組級(jí)并行方案,將不同的數(shù)據(jù)處理過(guò)程映射在不同的計(jì)算線(xiàn)程。第二,提出基于流水并行的雷達(dá)信號(hào)處理系統(tǒng),將所有的處理過(guò)程劃分為多個(gè)任務(wù)組,各個(gè)任務(wù)組的任務(wù)量相近,不同的任務(wù)組映射在不同的計(jì)算線(xiàn)程上。第三,提出基于任務(wù)隊(duì)列的雷達(dá)信號(hào)處理系統(tǒng),首先將雷達(dá)信號(hào)處理任務(wù)劃分,并且將這些任務(wù)加入到任務(wù)隊(duì)列中,依照任務(wù)之間的依賴(lài)關(guān)系將任務(wù)調(diào)度在不同的線(xiàn)程上,并行處理不同的任務(wù)。最后對(duì)不同并行方案的實(shí)驗(yàn)結(jié)果進(jìn)行了分析,并且對(duì)比了不同方案的優(yōu)缺點(diǎn)。本文為了研究跨平臺(tái)的雷達(dá)信號(hào)處理算法,提出了基于OpenCL的并行恒虛警檢測(cè)算法。分析恒虛警檢測(cè)算法的并行性,利用不同數(shù)據(jù)塊計(jì)算過(guò)程的獨(dú)立性,設(shè)計(jì)了并行恒虛警檢測(cè)算法,將不同的數(shù)據(jù)塊計(jì)算過(guò)程映射到OpenCL中不同的work-item上并行計(jì)算。本文分別在GPU平臺(tái)和FPGA平臺(tái)上實(shí)施了并行恒虛警算法,在GPU平臺(tái)上使用調(diào)節(jié)并行粒度、計(jì)算流程優(yōu)化、局部存儲(chǔ)優(yōu)化和核函數(shù)合并方法,對(duì)并行程序優(yōu)化,進(jìn)一步發(fā)掘并行效率。在FPGA平臺(tái)上除了使用GPU的優(yōu)化手段外,還針對(duì)FPGA使用了多流水線(xiàn)手段優(yōu)化方法,充分利用FPGA的資源,進(jìn)一步提高加速比,FPGA的平臺(tái)上取得了10.3008倍的加速比,在GPU平臺(tái)取得了193.7886倍的加速比。
【學(xué)位單位】：西安電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位年份】：2018
【中圖分類(lèi)】：TN957.51
【文章目錄】：
摘要
ABSTRACT
符號(hào)對(duì)照表
縮略語(yǔ)對(duì)照表
第一章 緒論
    1.1 選題意義和選題背景
    1.2 國(guó)內(nèi)外研究現(xiàn)狀
        1.2.1 并行雷達(dá)信號(hào)處理算法研究現(xiàn)狀
        1.2.2 基于OpenCL的FPGA并行應(yīng)用研究
    1.3 本文內(nèi)容與創(chuàng)新
    1.4 本文結(jié)構(gòu)安排
第二章 雷達(dá)信號(hào)處理算法與并行計(jì)算基礎(chǔ)
    2.1 引言
    2.2 雷達(dá)信號(hào)處理算法介紹
        2.2.1 反異步干擾算法
        2.2.2 脈沖壓縮算法
        2.2.3 動(dòng)目標(biāo)檢測(cè)算法
        2.2.4 恒虛警檢測(cè)算法
    2.3 并行計(jì)算硬件平臺(tái)介紹
        2.3.1 多核CPU
        2.3.2 FPGA
        2.3.3 GPU
    2.4 并行計(jì)算軟件平臺(tái)介紹
        2.4.1 Pthread
        2.4.2 OpenCL
    2.5 本章小結(jié)
第三章 基于多核CPU的并行雷達(dá)信號(hào)處理系統(tǒng)
    3.1 引言
    3.2 雷達(dá)信號(hào)處理系統(tǒng)簡(jiǎn)介
    3.3 并行雷達(dá)信號(hào)處理系統(tǒng)分析與設(shè)計(jì)
        3.3.1 基于數(shù)據(jù)并行的雷達(dá)信號(hào)處理系統(tǒng)分析與設(shè)計(jì)
        3.3.2 基于流水線(xiàn)并行的雷達(dá)信號(hào)處理系統(tǒng)分析與設(shè)計(jì)
        3.3.3 基于任務(wù)隊(duì)列并行的雷達(dá)信號(hào)處理系統(tǒng)分析與設(shè)計(jì)
    3.4 并行雷達(dá)信號(hào)處理系統(tǒng)實(shí)施
        3.4.1 基于數(shù)據(jù)并行的雷達(dá)信號(hào)處理系統(tǒng)實(shí)施
        3.4.2 基于流水線(xiàn)并行的雷達(dá)信號(hào)處理系統(tǒng)實(shí)施
        3.4.3 基于任務(wù)隊(duì)列并行的雷達(dá)信號(hào)處理系統(tǒng)實(shí)施
    3.5 并行雷達(dá)信號(hào)處理系統(tǒng)實(shí)驗(yàn)結(jié)果與分析
        3.5.1 基于數(shù)據(jù)并行的雷達(dá)信號(hào)處理系統(tǒng)實(shí)驗(yàn)結(jié)果與分析
        3.5.2 基于流水線(xiàn)并行的雷達(dá)信號(hào)處理系統(tǒng)實(shí)驗(yàn)結(jié)果與分析
        3.5.3 基于任務(wù)隊(duì)列并行的雷達(dá)信號(hào)處理系統(tǒng)實(shí)驗(yàn)結(jié)果與分析
        3.5.4 不同并行方法的對(duì)比
    3.6 本章小結(jié)
第四章 基于OpenCL的并行恒虛警算法研究
    4.1 引言
    4.2 恒虛警算法描述
    4.3 基于OpenCL的并行恒虛警算法設(shè)計(jì)
    4.4 基于OpenCL的并行恒虛警算法實(shí)施
    4.5 基于GPU平臺(tái)的實(shí)驗(yàn)、分析與優(yōu)化
        4.5.1 實(shí)驗(yàn)環(huán)境
        4.5.2 實(shí)驗(yàn)結(jié)果與分析
        4.5.3 調(diào)節(jié)并行粒度
        4.5.4 計(jì)算流程優(yōu)化
        4.5.5 存儲(chǔ)訪(fǎng)問(wèn)優(yōu)化
        4.5.6 核函數(shù)合并
    4.6 基于FPGA平臺(tái)的實(shí)驗(yàn)與分析
        4.6.1 實(shí)驗(yàn)環(huán)境
        4.6.2 實(shí)驗(yàn)結(jié)果與分析
        4.6.3 設(shè)置線(xiàn)程任務(wù)量
        4.6.4 計(jì)算流程優(yōu)化
        4.6.5 核函數(shù)合并
        4.6.6 多流水線(xiàn)優(yōu)化
    4.7 不同平臺(tái)的實(shí)驗(yàn)對(duì)比
    4.8 本章小結(jié)
第五章 總結(jié)與展望
    5.1 本文總結(jié)
    5.2 研究展望
參考文獻(xiàn)
致謝
作者簡(jiǎn)介

【參考文獻(xiàn)】

相關(guān)期刊論文 前7條

1 廉志玲;;一種PD雷達(dá)信號(hào)處理系統(tǒng)的并行實(shí)現(xiàn)[J];火控雷達(dá)技術(shù);2015年02期

2 王磊;盧顯良;陳明燕;張偉;張順生;;基于多核計(jì)算的雷達(dá)并行仿真結(jié)構(gòu)[J];電子科技大學(xué)學(xué)報(bào);2014年01期

3 秦華;周沫;察豪;左煒;;軟件雷達(dá)信號(hào)處理的多GPU并行技術(shù)[J];西安電子科技大學(xué)學(xué)報(bào);2013年03期

4 賈可;李世丹;郭燕;王德生;;基于GPU的軟件化雷達(dá)恒虛警概率算法實(shí)現(xiàn)[J];信息與電子工程;2012年05期

5 趙寅;周新志;;雷達(dá)信號(hào)處理中動(dòng)目標(biāo)檢測(cè)的研究[J];通信技術(shù);2011年03期

6 劉剛;;相鄰周期反異步抗同頻干擾方法分析[J];艦船電子對(duì)抗;2010年06期

7 楊建宇,凌太兵,賀峻;LFMCW雷達(dá)運(yùn)動(dòng)目標(biāo)檢測(cè)與距離速度去耦合[J];電子與信息學(xué)報(bào);2004年02期

本文編號(hào)：2861391