由于信息經(jīng)過信道之后會受到噪聲影響而出現(xiàn)錯誤,所以在現(xiàn)代數(shù)字通信系統(tǒng)中前向糾錯碼受到了廣泛應(yīng)用,級聯(lián)碼性能的理想的情況是逼近香農(nóng)極限,級聯(lián)碼相比單個糾錯碼在性能上有一定的優(yōu)越性,在第二代地面數(shù)字電視廣播標準(Digital Video Broadcasting Satellite Second Generation,DVB-S2)中也采用了級聯(lián)碼糾錯技術(shù)。在DVB-S2中應(yīng)用了外碼BCH(Bose Chaudhurl Hocquenghem Bose)和內(nèi)碼低密度奇偶校驗(Low Density Parity Check Code,LDPC)碼相級聯(lián)的結(jié)構(gòu)。本文以DVB-S2協(xié)議的前向糾錯系統(tǒng)中LDPC碼為研究背景,詳細介紹了LDPC碼的基礎(chǔ)知識。然后對線性分組碼的通用編碼方法和DVB-S2協(xié)議中給出的編碼方法進行了介紹。對譯碼算法:對數(shù)域置信傳播算法(Belief Propagation,BP)、歸一化最小和算法(Normalized Minimum Sum Algorithm,NMSA)、偏移最小和算法(Offset Min Sum Algorithm,OMSA)及最小和算法(Min Sum Algorithm,MSA)進行了詳細介紹。對兩種編碼算法實現(xiàn)發(fā)現(xiàn)DVB-S2協(xié)議中給出的編碼方法具有線性編碼復(fù)雜度,所以選擇其進行了電路實現(xiàn)。對譯碼算法中除對數(shù)域BP算法外的MSA、OMSA與NMSA進行了軟件實現(xiàn),然后對它們的迭代次數(shù)及誤碼率進行對比,發(fā)現(xiàn)當偏移量為0.1的OMSA優(yōu)于MSA和NMSA,所以最后選擇偏移量為0.1迭代次數(shù)選為20次的OMSA來實現(xiàn)LDPC碼的譯碼器。在進行了編譯碼器的電路實現(xiàn)之后使用modulsim和Design Compiler對其進行了仿真和綜合,仿真結(jié)果正確,綜合使用的是SMIC65nm工藝庫,編碼電路總面積為2960.280029平方微米,最大時鐘頻率為217MHz。譯碼電路的總面積為259083.722161平方微米,最大時鐘頻率為123MHz。在DVB-S2標準中,吞吐率大于128kbps,經(jīng)計算本文中的吞吐率滿足要求。
【學位單位】：哈爾濱工業(yè)大學
【學位級別】：碩士
【學位年份】：2018
【中圖分類】：TN911.22
【部分圖文】：

哈爾濱工業(yè)大學工學碩士學位論文第 2 章 LDPC 碼編譯碼原理及設(shè)計思想1 DVB-S2 標準 FEC 系統(tǒng)簡介DVB-S2 協(xié)議中使用了級聯(lián)糾錯碼，應(yīng)用在 FEC 系統(tǒng)中，利用外碼 BCH 碼碼 LDPC 碼級聯(lián)，在 FEC 系統(tǒng)的級聯(lián)碼之后增加了比特交織部分。由基帶幀輸入流作為級聯(lián)碼的輸入信息位，信息位首先經(jīng)由 BCH 編碼器生成校驗位， BCH 編碼器生成的校驗位附加在基帶幀之后經(jīng)由 LDPC 編碼器進行編碼，然由 LDPC 編碼器編碼之后的校驗位附加在之后作為交織器的輸入[33]，如圖示是比特交織之前的數(shù)據(jù)格式示意圖。相同的，在經(jīng)由信道的得到的碼字信經(jīng)過解調(diào)器解調(diào)，得到的數(shù)據(jù)先經(jīng)由解交織器，解交織之后經(jīng)過 LDPC 譯碼到 BCH 譯碼器的輸入，經(jīng)過 BCH 譯碼就得到了在經(jīng)由編碼之前的信息。完信息傳遞并糾錯的功能。這就是 FEC 系統(tǒng)的工作。

圖 2-2 泰納圖則的 LDPC 碼非規(guī)則的 LDPC 碼的高性能高的節(jié)點可以從它的眾多的相鄰節(jié)點中獲的被糾正過來，而且更正后又能影響更多則的 LDPC 碼，如果其列重或者行重很小 LDPC 碼來說其糾正能力相對較弱較慢，或者列重稍小的非規(guī)則的 LDPC 碼來說其議中選用不規(guī)則的 LDPC 碼整體性能要好碼算法通用編碼算法通用的編碼方法，LDPC 碼雖然具有稀疏來說仍然是適用的，但是需要用到生成矩陣G 矩陣。一般給出的是H矩陣，需要把

B-S2 協(xié)議中 LDPC 碼特點VB-S2[36,37]協(xié)議中給定的編碼方法可以推斷出它的H矩陣，H矩分構(gòu)成：像上一節(jié)說到的一個可以命名為 C1的稀疏矩陣和一個三角矩陣。設(shè) LDPC 碼字長度為 n，其中有 k 個信息位。如式(2矩陣的形式。其中左側(cè)變量表示的矩陣1C 是給定的，在 DVB-出。矩陣 C2可以由給定的編碼過程推斷出來。 00 01 0, 110 11 1, 120 21 2, 11,0 1,1 1, 11 0 0 01 1 0 00 1 1 00 0 0 0 1kkkn k n k n k ka a aa a aa a aa a a 1 2 |CL L LL L LL L LM M M M M M M M M MM M M M M M M M M MM M M M M M M M M ML L圖表示如圖 2-3 所示：

【參考文獻】

相關(guān)期刊論文 前3條

1 黃秋元;陳兵;龍必起;俞麗娜;;DVB-S2標準IRA-LDPC譯碼算法研究與改進[J];電視技術(shù);2009年S2期

2 童勝,王鵬,王單,王新梅;LDPC碼量化和積譯碼的高效實現(xiàn)[J];西安電子科技大學學報;2004年05期

3 王學東,孫堅;低密度校驗碼的編碼結(jié)構(gòu)[J];通信技術(shù);2003年09期

相關(guān)博士學位論文 前3條

1 劉洋;低密度奇偶校驗碼的設(shè)計與應(yīng)用研究[D];西安電子科技大學;2016年

2 劉冬培;連續(xù)相位調(diào)制系統(tǒng)核心算法與實現(xiàn)技術(shù)研究[D];國防科學技術(shù)大學;2013年

3 鮑丹;數(shù)字通信系統(tǒng)中高性能前向糾錯碼（FEC）譯碼算法及其VLSI實現(xiàn)研究[D];復(fù)旦大學;2011年

相關(guān)碩士學位論文 前8條

1 馬博軒;二進制和非二進制LDPC譯碼器的FPGA設(shè)計與實現(xiàn)[D];西南交通大學;2017年

2 邱麗鵬;分層全并行QC-LDPC碼譯碼器的研究與實現(xiàn)[D];華僑大學;2017年

3 竺一婷;基于LDPC碼和噴泉碼級聯(lián)的研究[D];杭州電子科技大學;2017年

4 靳文鶴;基于卷積LDPC碼的編碼協(xié)作研究[D];哈爾濱工業(yè)大學;2016年

5 李楠;基于稀疏處理的圖像質(zhì)量評價方法研究[D];浙江大學;2016年

6 丁喜鳴;基于FPGA的準循環(huán)LDPC碼硬件仿真設(shè)計與實現(xiàn)[D];北京郵電大學;2015年

7 袁云云;DVB-S2標準中多模級聯(lián)糾錯碼研究及其高速FPGA實現(xiàn)[D];西安電子科技大學;2014年

8 趙健;DVB-S2標準中低密度校驗碼的應(yīng)用研究[D];哈爾濱工業(yè)大學;2006年

本文編號：2828784