【摘要】：隨著對信息技術的發(fā)展,視頻的清晰度逐漸提高,每一幀視頻包含的數(shù)據(jù)量也急劇上升。雖然隨著存儲設備容量的加大和傳輸設備帶寬的加寬可以一定程度上緩解視頻的存儲及傳輸?shù)膲毫?但存儲和傳輸技術的發(fā)展仍然無法匹配日益增長的視頻數(shù)據(jù)量。視頻編碼技術是對信源的原始視頻信號直接進行壓縮處理,從根本上解決了高清和超高清視頻的存儲和傳輸壓力。近年來,我國大力發(fā)展具有自主知識產(chǎn)權的視頻編碼標準,AVS2作為我國新一代視頻編碼標準,較上一代視頻編碼標準AVS壓縮性能提升一倍以上,可以有效地對高清和超高清視頻進行壓縮。但是隨著壓縮性能的提升,也帶來了計算復雜度的增大,降低了編碼效率,難以滿足實時的需求。而隨著硬件處理能力的提高,超大規(guī)模集成電路成為高效能編碼平臺的首選之一。本文以提高編碼效率和降低計算復雜度為出發(fā)點,從熵編碼的角度,對AVS2編碼器進行算法和硬件結構的設計與優(yōu)化。本文的主要內(nèi)容包括:(1)從快速算法的角度:基于熵編碼的編碼特點,針對率失真優(yōu)化中的碼率產(chǎn)生設計快速碼率預估的算法設計。對于不同語法元素的編碼方式擬合相應的模型,并進行編碼時間、輸出碼率以及峰值信噪比PSNR三方面的性能測試。測試結果表明平均編碼時間可節(jié)約30.97%,平均性能損失2.2%。(2)從硬件結構的角度:基于算術編碼的特點提出了 AVS2高級熵編碼器的硬件設計框架。該設計采用并行高效設計,主要包含了以下5種技術:三層狀態(tài)機頂層控制技術、參考數(shù)據(jù)統(tǒng)一管理技術、二值化算法并行化、概率模型存取管理技術和算術編碼高效流水結構。本文采用verilogHDL硬件描述語言對每個模塊進行RTL級電路設計,并使用modelsim進行仿真。仿真和綜合的結果表明提出的AVS2高級熵編碼器硬件結構可在300MHz頻率下工作,滿足150Mbit/s的吞吐率,可用于1920x1080@60fps的高清視頻實時編碼領域。
【學位授予單位】：北京交通大學
【學位級別】：碩士
【學位授予年份】：2018
【分類號】：TN919.81

【參考文獻】

相關期刊論文 前4條

1 王震;張延軍;;基于FPGA的CABAC算術編碼器設計[J];微電子學與計算機;2015年06期

2 黃鐵軍;;AVS2標準及未來展望[J];電視技術;2014年22期

3 彭斌;丁丹丹;虞露;;CABAC二值化建模器的硬件優(yōu)化設計[J];電路與系統(tǒng)學報;2013年02期

4 趙培;劉英哲;王進祥;;一種低硬件消耗的CABAC編碼器研究與實現(xiàn)[J];微處理機;2010年06期

相關博士學位論文 前5條

1 高敏;視頻圖像壓縮中熵編碼技術研究[D];哈爾濱工業(yè)大學;2016年

2 左石凱;基于HEVC的視頻編碼算法及硬件體系結構研究[D];哈爾濱工業(yè)大學;2015年

3 王苫社;基于率失真優(yōu)化的高效視頻編碼技術研究[D];哈爾濱工業(yè)大學;2014年

4 李維;視頻編碼中率失真優(yōu)化技術相關研究[D];西安電子科技大學;2014年

5 李斌;面向高性能視頻編碼標準的率失真優(yōu)化技術研究[D];中國科學技術大學;2013年

相關碩士學位論文 前9條

1 李姝儀;HEVC中率失真算術編碼與基于WPP的并行熵編碼器的VLSI架構設計[D];西安電子科技大學;2017年

2 韓宏凱;AVS2幀內(nèi)預測編碼的CU劃分快速算法及RDO優(yōu)化研究[D];西南交通大學;2016年

3 徐夢瑩;AVS2視頻編碼的語法元素分析及率失真技術中的碼率估計算法[D];西南交通大學;2016年

4 張帥福;HEVC編碼器相關模塊的研究與設計[D];中國科學技術大學;2015年

5 楊洪敏;AVS-S視頻編碼器變換量化和熵編碼模塊的硬件設計[D];山東大學;2015年

6 王震;基于FPGA的CABAC編碼器設計[D];北京理工大學;2015年

7 趙文鈺;基于高級綜合的CABAC的VLSI設計[D];西安電子科技大學;2014年

8 王小東;AVS視頻編碼器的熵編碼與插值部分的FPGA設計與實現(xiàn)[D];山東大學;2011年

9 崔弘飛;H.264中CABAC編碼器的VLSI結構設計[D];西安電子科技大學;2011年

本文編號：2793194