【摘要】：隨著通信技術(shù)的飛速發(fā)展,通信系統(tǒng)對(duì)傳輸速率提出了越來(lái)越高的要求,MIMO-OFDM(多輸入多輸出-正交頻分復(fù)用)技術(shù)不僅可以提高通信系統(tǒng)的傳輸速率,而且提高了信道容量與抗噪聲性能,尤其能夠改善由多徑衰落引起的不理想數(shù)據(jù)傳輸質(zhì)量,因此MIMO-OFDM技術(shù)在通信領(lǐng)域中得到了廣泛應(yīng)用。由于軟件無(wú)線電射頻前端電路具有軟件控制性、硬件配置性,對(duì)環(huán)境有較強(qiáng)的配置能力,將軟件無(wú)線電技術(shù)和MIMO技術(shù)相結(jié)合可以實(shí)現(xiàn)較寬的頻率覆蓋范圍和具有很高的吞吐量,為通信系統(tǒng)中信號(hào)傳輸帶來(lái)很大的優(yōu)勢(shì)。本文采用FPGA+ARM架構(gòu)的Zynq-7000芯片和ADI公司的AD9361射頻便捷收發(fā)器搭建了2?2 MIMO無(wú)線收發(fā)系統(tǒng)。首先,本系統(tǒng)在Vivado環(huán)境下完成對(duì)硬件系統(tǒng)IP核的設(shè)計(jì)、寄存器的配置,包括在COMS模式下設(shè)置AD9361與FPGA的數(shù)據(jù)接口IP核,以便實(shí)現(xiàn)上層應(yīng)用程序與底層硬件的信息交流;完成AXI總線的設(shè)計(jì),實(shí)現(xiàn)了ARM與FPGA高速互聯(lián)并驅(qū)動(dòng)各個(gè)功能模塊。其次,完成嵌入式系統(tǒng)的移植,主要包括搭建交叉編譯環(huán)境、移植U-Boot、編譯內(nèi)核、移植嵌入式根文件系統(tǒng)等,實(shí)現(xiàn)了AD9361的驅(qū)動(dòng)。最后,基于MATLAB搭建MIMO無(wú)線傳輸系統(tǒng),在接收端加入符號(hào)同步、信道估計(jì)、空時(shí)編碼算法,實(shí)現(xiàn)了信號(hào)的檢測(cè)與均衡,驗(yàn)證了MIMO系統(tǒng)對(duì)信號(hào)處理的可行性。
【學(xué)位授予單位】：內(nèi)蒙古大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2018
【分類號(hào)】：TN914
【圖文】：

內(nèi)蒙古大學(xué)碩士學(xué)位論文如圖 3.3 所示，可以配置和讀回板卡的射頻寄存器參數(shù)，user_cfg_data 和 user_cfer_cfg_valid 高電平的時(shí)候有效。寄存器地址最高位 user_cfg_addr[7]位讀寫標(biāo)志位的時(shí)候?qū)憣?duì)應(yīng)地址寄存器，為 0 的時(shí)候讀對(duì)應(yīng)地址寄存器。為保證讀寫寄存器的可存器成功后會(huì)將新的寄存值從回讀數(shù)據(jù)接口返回。當(dāng)發(fā)送讀取寄存器命令時(shí)，讀回地址和數(shù)據(jù)也將從讀回?cái)?shù)據(jù)接口送回。在讀寫寄存器后可以根據(jù)是否有返回?cái)?shù)據(jù)判否成功。

控制/狀態(tài) 寄存器AXIMemoryMap數(shù)據(jù)傳輸 行緩沖AXI4-LiteAXI4-Stream圖 3.5 AXI VDMA 模塊框圖Figure 3.5 AXI VDMA block diagramtream 接口可連接具有流接口的 IP 核。AXI Memory Map 接口通過(guò)P 接口，實(shí)現(xiàn)對(duì) DDR 存儲(chǔ)器的讀寫。數(shù)據(jù)進(jìn)出 DDR 需經(jīng)行緩存來(lái)塊讀、寫數(shù)據(jù)，數(shù)據(jù)模塊將由寄存器負(fù)責(zé)控制。

內(nèi)蒙古大學(xué)碩士學(xué)位論文要求。圖 3.6 是 VDMA 的配置界面。是 VDMA 模塊，右側(cè)是相關(guān)的配置界面。根據(jù)外部 DDR 存儲(chǔ)器e Buffers 用于設(shè)置 VDMA 所需緩存數(shù)據(jù)幀的數(shù)量，一般設(shè)置為，三幀緩沖能不間斷的傳輸數(shù)據(jù)幀。Memory Map Data Width 用于位寬，可支持 64 位傳輸，如果該接口與 AXI-Stream 接偶的數(shù)據(jù)一個(gè)可實(shí)現(xiàn)數(shù)據(jù)轉(zhuǎn)換的模塊。Burst Size 用于設(shè)置 AXI 總線上突為 16。Stream Data Width 用于設(shè)置流數(shù)據(jù)的位寬，Line Buffer D行的深度，模塊內(nèi)部有一個(gè)行緩存 FIFO，Stream 數(shù)據(jù)先寫入到行會(huì)讀出到總線上，其深度就是指 FIFO 的深度。-PL 配置

【參考文獻(xiàn)】

相關(guān)期刊論文 前1條

1 喬天柱,張海濱,羅漢文,宋文濤;基于循環(huán)前綴的OFDM符號(hào)同步算法改進(jìn)及其實(shí)現(xiàn)[J];電視技術(shù);2004年09期

相關(guān)碩士學(xué)位論文 前2條

1 張婉;大規(guī)模天線系統(tǒng)中信道估計(jì)方法及性能的研究[D];杭州電子科技大學(xué);2016年

2 曹愛(ài)玲;基于SoC的數(shù)字中頻信號(hào)的功率均衡處理[D];東華大學(xué);2016年

本文編號(hào)：2747575