10Gbps高速串行信號均衡及調理電路的設計與實現(xiàn)
發(fā)布時間:2020-03-28 20:48
【摘要】:近年來,隨著有線通信技術的不斷發(fā)展,數(shù)據(jù)的傳輸速率也快速提高,在當今日益完善的信號處理技術面前,系統(tǒng)應對高速信號的處理能力已然成為評價系統(tǒng)性能的關鍵。為了達到高速通信的設計要求,串行接口(SerDes)技術逐漸代替了原始的并行總線技術,成為新興的高速接口技術。SerDes(Serializer and Deserializer,SerDes)串行通信技術能夠明顯地增加I/O接口之間的信號通信速度,與此同時,較高的通信速率又帶來很多問題,在系統(tǒng)設計中需要尤為注意。課題中的接收機(RX)是SerDes系統(tǒng)的接收模塊,其主要功能是將接收到的信號重新采樣、恢復,并且實現(xiàn)串并轉換,如何提高接收端輸出信號的信號完整性以及穩(wěn)定性是本文的設計重點。本文主要針對10Gbps高速串行信號的接收機前端進行設計,從信道損耗和信號均衡入手,介紹了信號傳輸過程中的損耗原理,采用連續(xù)時間線性均衡器(CTLE)與判決反饋均衡器(DFE)相結合的均衡方式補償信號中損耗的高頻分量。對于幅度未知的信號采用幅度檢測模塊測量其幅度范圍,對預期范圍內的信號進行下一步處理。CTLE模塊中通過MOS開關對內部零極點的控制,增益峰值位于5GHz耐奎斯特頻率位置,以實現(xiàn)對高頻信號的補償,目標補償量為10dB。CTLE模塊中采用三級Boost模塊級聯(lián)的方式,每級四個零極點MOS開關共12個MOS開關共同調節(jié)零極點,CTLE模塊在耐奎斯特頻率下的直流增益覆蓋(-6dB,7dB)的范圍,Boost gain覆蓋了(0dB,14dB)的范圍。DFE采用半速率的設計方式,經(jīng)過內部加法器、靈敏放大器的處理,對于輸入為200mV隨機差分信號,TT工藝角下輸出波形眼圖眼寬達到了90ps,眼高達到了158mV,眼圖張開良好。幅度檢測(LOS)模塊經(jīng)過內部兩級比較器的判決處理對輸出信號幅度進行篩選,幅度大于250mV的信號總能在總線上識別,而幅度小于50mV的信號不能被識別。課題采用SMIC 40nm CMOS工藝對所涉及的SerDes接收機前端電路進行版圖設計。并且在文章結尾附上了對應的版圖概圖。
【圖文】:
第四章 均衡器電路模塊仿真由表中可知,仿真結果符合和預期要求,,在 Vamp≥250mV 時是否總能檢測到總線上的信號,并且在 Vamp≤50mV 時總檢測不到信號,LOS 模可以正常完成課題要求。其中具有代表性的仿真結果的波形如圖 4.3 到 4.8 所示。(1)輸入信號幅度為低壓時(仿真當中取值為 50mV)1)在 SS 工藝角、高溫 125℃、低壓 0.99V 的 PVT 條件下輸出波形圖如下:
第四章 均衡器電路模塊仿真由表中可知,仿真結果符合和預期要求,在 Vamp≥250mV 時是否總能檢測到總線上的信號,并且在 Vamp≤50mV 時總檢測不到信號,LOS 模可以正常完成課題要求。其中具有代表性的仿真結果的波形如圖 4.3 到 4.8 所示。(1)輸入信號幅度為低壓時(仿真當中取值為 50mV)1)在 SS 工藝角、高溫 125℃、低壓 0.99V 的 PVT 條件下輸出波形圖如下:
【學位授予單位】:西安電子科技大學
【學位級別】:碩士
【學位授予年份】:2018
【分類號】:TN911.7
本文編號:2604901
【圖文】:
第四章 均衡器電路模塊仿真由表中可知,仿真結果符合和預期要求,,在 Vamp≥250mV 時是否總能檢測到總線上的信號,并且在 Vamp≤50mV 時總檢測不到信號,LOS 模可以正常完成課題要求。其中具有代表性的仿真結果的波形如圖 4.3 到 4.8 所示。(1)輸入信號幅度為低壓時(仿真當中取值為 50mV)1)在 SS 工藝角、高溫 125℃、低壓 0.99V 的 PVT 條件下輸出波形圖如下:
第四章 均衡器電路模塊仿真由表中可知,仿真結果符合和預期要求,在 Vamp≥250mV 時是否總能檢測到總線上的信號,并且在 Vamp≤50mV 時總檢測不到信號,LOS 模可以正常完成課題要求。其中具有代表性的仿真結果的波形如圖 4.3 到 4.8 所示。(1)輸入信號幅度為低壓時(仿真當中取值為 50mV)1)在 SS 工藝角、高溫 125℃、低壓 0.99V 的 PVT 條件下輸出波形圖如下:
【學位授予單位】:西安電子科技大學
【學位級別】:碩士
【學位授予年份】:2018
【分類號】:TN911.7
【參考文獻】
相關期刊論文 前3條
1 張甘英;王麗秀;陳珍海;;0.18μm直接式數(shù)字頻率合成器全定制版圖設計[J];電子與封裝;2009年08期
2 董慧娟;高速串行鏈路的信號均衡技術[J];計算機工程;2005年22期
3 胡二虎,汪東旭;一種頻率穩(wěn)定的集成CMOS環(huán)形振蕩器[J];微電子學;2003年03期
相關碩士學位論文 前10條
1 王曉莉;高速串行系統(tǒng)建模及自適應模擬均衡器的設計[D];東南大學;2016年
2 陳浩;高速判決反饋均衡器及PRMLSD的設計與實現(xiàn)[D];東南大學;2016年
3 吳笑;0.18μm CMOS工藝的6.25Gb/s自適應判決反饋均衡器的研究與設計[D];東南大學;2015年
4 史航;高速SerDes信號和均衡技術研究[D];浙江大學;2015年
5 王雪茹;信號完整性對雷達對抗系統(tǒng)的影響[D];西安電子科技大學;2014年
6 趙祥紅;高性能BiCMOS觸發(fā)器設計[D];浙江大學;2012年
7 王海柱;一種高速高精度采樣/保持電路的設計與實現(xiàn)[D];蘭州大學;2009年
8 王振群;低功耗流水線模數(shù)轉換器(ADC)關鍵單元電路設計[D];哈爾濱理工大學;2009年
9 韓寶妮;基于0.18μm CMOS工藝的超高速比較器的設計[D];西安電子科技大學;2009年
10 吳霜毅;高速高精度采樣/保持電路理論模型與技術實現(xiàn)[D];電子科技大學;2007年
本文編號:2604901
本文鏈接:http://sikaile.net/kejilunwen/wltx/2604901.html
最近更新
教材專著