【摘要】：近年來,隨著有線通信技術(shù)的不斷發(fā)展,數(shù)據(jù)的傳輸速率也快速提高,在當(dāng)今日益完善的信號(hào)處理技術(shù)面前,系統(tǒng)應(yīng)對(duì)高速信號(hào)的處理能力已然成為評(píng)價(jià)系統(tǒng)性能的關(guān)鍵。為了達(dá)到高速通信的設(shè)計(jì)要求,串行接口(SerDes)技術(shù)逐漸代替了原始的并行總線技術(shù),成為新興的高速接口技術(shù)。SerDes(Serializer and Deserializer,SerDes)串行通信技術(shù)能夠明顯地增加I/O接口之間的信號(hào)通信速度,與此同時(shí),較高的通信速率又帶來很多問題,在系統(tǒng)設(shè)計(jì)中需要尤為注意。課題中的接收機(jī)(RX)是SerDes系統(tǒng)的接收模塊,其主要功能是將接收到的信號(hào)重新采樣、恢復(fù),并且實(shí)現(xiàn)串并轉(zhuǎn)換,如何提高接收端輸出信號(hào)的信號(hào)完整性以及穩(wěn)定性是本文的設(shè)計(jì)重點(diǎn)。本文主要針對(duì)10Gbps高速串行信號(hào)的接收機(jī)前端進(jìn)行設(shè)計(jì),從信道損耗和信號(hào)均衡入手,介紹了信號(hào)傳輸過程中的損耗原理,采用連續(xù)時(shí)間線性均衡器(CTLE)與判決反饋均衡器(DFE)相結(jié)合的均衡方式補(bǔ)償信號(hào)中損耗的高頻分量。對(duì)于幅度未知的信號(hào)采用幅度檢測(cè)模塊測(cè)量其幅度范圍,對(duì)預(yù)期范圍內(nèi)的信號(hào)進(jìn)行下一步處理。CTLE模塊中通過MOS開關(guān)對(duì)內(nèi)部零極點(diǎn)的控制,增益峰值位于5GHz耐奎斯特頻率位置,以實(shí)現(xiàn)對(duì)高頻信號(hào)的補(bǔ)償,目標(biāo)補(bǔ)償量為10dB。CTLE模塊中采用三級(jí)Boost模塊級(jí)聯(lián)的方式,每級(jí)四個(gè)零極點(diǎn)MOS開關(guān)共12個(gè)MOS開關(guān)共同調(diào)節(jié)零極點(diǎn),CTLE模塊在耐奎斯特頻率下的直流增益覆蓋(-6dB,7dB)的范圍,Boost gain覆蓋了(0dB,14dB)的范圍。DFE采用半速率的設(shè)計(jì)方式,經(jīng)過內(nèi)部加法器、靈敏放大器的處理,對(duì)于輸入為200mV隨機(jī)差分信號(hào),TT工藝角下輸出波形眼圖眼寬達(dá)到了90ps,眼高達(dá)到了158mV,眼圖張開良好。幅度檢測(cè)(LOS)模塊經(jīng)過內(nèi)部?jī)杉?jí)比較器的判決處理對(duì)輸出信號(hào)幅度進(jìn)行篩選,幅度大于250mV的信號(hào)總能在總線上識(shí)別,而幅度小于50mV的信號(hào)不能被識(shí)別。課題采用SMIC 40nm CMOS工藝對(duì)所涉及的SerDes接收機(jī)前端電路進(jìn)行版圖設(shè)計(jì)。并且在文章結(jié)尾附上了對(duì)應(yīng)的版圖概圖。
【圖文】：

第四章 均衡器電路模塊仿真由表中可知，仿真結(jié)果符合和預(yù)期要求，，在 Vamp≥250mV 時(shí)是否總能檢測(cè)到總線上的信號(hào)，并且在 Vamp≤50mV 時(shí)總檢測(cè)不到信號(hào)，LOS �？梢哉Ｍ瓿烧n題要求。其中具有代表性的仿真結(jié)果的波形如圖 4.3 到 4.8 所示。（1）輸入信號(hào)幅度為低壓時(shí)（仿真當(dāng)中取值為 50mV）1）在 SS 工藝角、高溫 125℃、低壓 0.99V 的 PVT 條件下輸出波形圖如下：

第四章 均衡器電路模塊仿真由表中可知，仿真結(jié)果符合和預(yù)期要求，在 Vamp≥250mV 時(shí)是否總能檢測(cè)到總線上的信號(hào)，并且在 Vamp≤50mV 時(shí)總檢測(cè)不到信號(hào)，LOS �？梢哉Ｍ瓿烧n題要求。其中具有代表性的仿真結(jié)果的波形如圖 4.3 到 4.8 所示。（1）輸入信號(hào)幅度為低壓時(shí)（仿真當(dāng)中取值為 50mV）1）在 SS 工藝角、高溫 125℃、低壓 0.99V 的 PVT 條件下輸出波形圖如下：
【學(xué)位授予單位】：西安電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2018
【分類號(hào)】：TN911.7

【參考文獻(xiàn)】

相關(guān)期刊論文 前3條

1 張甘英;王麗秀;陳珍海;;0.18μm直接式數(shù)字頻率合成器全定制版圖設(shè)計(jì)[J];電子與封裝;2009年08期

2 董慧娟;高速串行鏈路的信號(hào)均衡技術(shù)[J];計(jì)算機(jī)工程;2005年22期

3 胡二虎,汪東旭;一種頻率穩(wěn)定的集成CMOS環(huán)形振蕩器[J];微電子學(xué);2003年03期

相關(guān)碩士學(xué)位論文 前10條

1 王曉莉;高速串行系統(tǒng)建模及自適應(yīng)模擬均衡器的設(shè)計(jì)[D];東南大學(xué);2016年

2 陳浩;高速判決反饋均衡器及PRMLSD的設(shè)計(jì)與實(shí)現(xiàn)[D];東南大學(xué);2016年

3 吳笑;0.18μm CMOS工藝的6.25Gb/s自適應(yīng)判決反饋均衡器的研究與設(shè)計(jì)[D];東南大學(xué);2015年

4 史航;高速SerDes信號(hào)和均衡技術(shù)研究[D];浙江大學(xué);2015年

5 王雪茹;信號(hào)完整性對(duì)雷達(dá)對(duì)抗系統(tǒng)的影響[D];西安電子科技大學(xué);2014年

6 趙祥紅;高性能BiCMOS觸發(fā)器設(shè)計(jì)[D];浙江大學(xué);2012年

7 王海柱;一種高速高精度采樣/保持電路的設(shè)計(jì)與實(shí)現(xiàn)[D];蘭州大學(xué);2009年

8 王振群;低功耗流水線模數(shù)轉(zhuǎn)換器（ADC）關(guān)鍵單元電路設(shè)計(jì)[D];哈爾濱理工大學(xué);2009年

9 韓寶妮;基于0.18μm CMOS工藝的超高速比較器的設(shè)計(jì)[D];西安電子科技大學(xué);2009年

10 吳霜毅;高速高精度采樣/保持電路理論模型與技術(shù)實(shí)現(xiàn)[D];電子科技大學(xué);2007年

本文編號(hào)：2604901