【摘要】：在移動(dòng)設(shè)備越來越普及的今天，移動(dòng)支付的交易金額與服務(wù)對(duì)象數(shù)量都處在在蓬勃發(fā)展中。在移動(dòng)支付這一類的電子商務(wù)活動(dòng)中，我們采用的是WPKI協(xié)議。WPKI協(xié)議采用公鑰密碼體制設(shè)施，同時(shí)也對(duì)公鑰加密提出了獨(dú)特的要求。首先，應(yīng)用于移動(dòng)支付上的公鑰加密需要具備可擴(kuò)展性，對(duì)于不同長(zhǎng)度的密鑰均能完成加解密的過程。其次，由于移動(dòng)支付大多是應(yīng)用于智能手機(jī)上，為了支持盡可能多的功能，對(duì)于加密單元的面積和功耗將是受限制的。針對(duì)移動(dòng)支付的這些要求，并對(duì)幾種公鑰加密算法（RSA、ECC、SM2）進(jìn)行深入分析，將算法分解為一個(gè)個(gè)的基本運(yùn)算單元，本文采用模塊復(fù)用的手段設(shè)計(jì)了一個(gè)可擴(kuò)展的公鑰密碼運(yùn)算單元，并在面積受到約束的情況下，盡可能使該運(yùn)算單元具備高性能小面積的特點(diǎn)。該運(yùn)算單元包括公鑰密碼算法所需要用到的各運(yùn)算單元，并包括了與AHB的接口模塊和存儲(chǔ)接口單元。 在模乘運(yùn)算單元中，本文先后設(shè)計(jì)了1024位的加法模塊以及256位的加法模塊復(fù)用的兩種不同方式完成模乘運(yùn)算的電路結(jié)構(gòu)，通過仿真和綜合報(bào)告給出了這兩種方式實(shí)現(xiàn)的電路在運(yùn)算時(shí)間以及占用面積上的區(qū)別。同時(shí)深入分析復(fù)用電路方式的工作原理，給出了一般的低位數(shù)加法模塊復(fù)用實(shí)現(xiàn)高位數(shù)模乘運(yùn)算的運(yùn)算時(shí)間一般規(guī)律。在32MHZ的時(shí)鐘頻率下，為了實(shí)現(xiàn)1024位的模乘運(yùn)算，使用1024位的加法模塊只需要0.000032s,而使用256位的加法模塊，則需要0.00026s,使用32位的加法模塊則需要0.002s。最后出于運(yùn)算時(shí)間以及面積的綜合考慮，采用了256位加法模塊復(fù)用的方式來實(shí)現(xiàn)模乘運(yùn)算。 在模冪運(yùn)算單元中，我們采用了R-L的二進(jìn)制掃描法來將模冪運(yùn)算化簡(jiǎn)為一系列的模乘運(yùn)算，同時(shí)為了精簡(jiǎn)電路規(guī)模，我們?cè)诔跏蓟A段引入Montgomery余數(shù)域的概念消除了模乘運(yùn)算中的冗余因子，從而完成整個(gè)模冪模塊的狀態(tài)轉(zhuǎn)換過程。同樣，為了實(shí)現(xiàn)1024位的模冪運(yùn)算，若調(diào)用1024位的加法模塊實(shí)現(xiàn)的模乘運(yùn)算單元，則需要0.05s,電路面積約為5.3萬等效門，使用256位的加法模塊來完成一次模冪運(yùn)算則需要0.42s,電路面積約為1.57萬等效門，用32位的加法模塊來完成一次模冪運(yùn)算需要3.15s,從運(yùn)算時(shí)間和面積的綜合考慮，最終采取了256位加法模塊來復(fù)用完成整個(gè)模乘、模冪運(yùn)算，通過這種復(fù)用方式，能實(shí)現(xiàn)任意256n位的模乘、模冪運(yùn)算。 在模逆運(yùn)算單元中，為了減少整個(gè)運(yùn)算單元的面積開銷，本文深入分析了歐拉定理，，將模逆運(yùn)算轉(zhuǎn)化成了模冪運(yùn)算，通過一個(gè)簡(jiǎn)單的減法電路將模逆運(yùn)算的輸入轉(zhuǎn)化為合適的模冪運(yùn)算的輸入，隨后調(diào)用模冪運(yùn)算單元來實(shí)現(xiàn)模逆運(yùn)算。 在大數(shù)乘法單元中，本文設(shè)計(jì)并實(shí)現(xiàn)了任意位數(shù)的大數(shù)乘法運(yùn)算單元，將被乘數(shù)從低位到高位與乘數(shù)進(jìn)行依次相乘，隨后進(jìn)行移位操作后將每一輪的結(jié)果進(jìn)行迭代相加，最終完成任意位數(shù)的大數(shù)乘法，對(duì)于256位的大數(shù)乘法運(yùn)算單元，評(píng)估出來的電路面積大約為5950等效門。 在大數(shù)加減法運(yùn)算單元中，本文給出了CSA和CRA的結(jié)構(gòu)，CSA能夠?qū)?輸入的模式轉(zhuǎn)化為2輸入的模式，而CRA能很好的完成2輸入加法運(yùn)算。對(duì)于減法單元，通過將減法運(yùn)算轉(zhuǎn)化為3輸入的加法運(yùn)算來完成化簡(jiǎn)。 對(duì)于每一個(gè)運(yùn)算單元，本文均給出了其仿真結(jié)果，對(duì)于模冪、模乘、模逆、大數(shù)乘法運(yùn)算，本文還給出了其在DC綜合下的結(jié)果以及最終的版圖。綜合報(bào)告表明，與傳統(tǒng)模冪乘運(yùn)算單元相比，本文的設(shè)計(jì)的運(yùn)算單元面積大概縮小了1/4。
[Abstract]:......
【學(xué)位授予單位】：華中科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2014
【分類號(hào)】：TN918.4

【參考文獻(xiàn)】

相關(guān)期刊論文 前6條

1 沈海斌;陳華鋒;嚴(yán)曉浪;;橢圓曲線密碼加速器的設(shè)計(jì)實(shí)現(xiàn)[J];浙江大學(xué)學(xué)報(bào)(工學(xué)版);2006年09期

2 劉強(qiáng),佟冬,程旭;一款RSA模乘冪運(yùn)算器的設(shè)計(jì)與實(shí)現(xiàn)[J];電子學(xué)報(bào);2005年05期

3 侯整風(fēng),李嵐;橢圓曲線密碼系統(tǒng)(ECC)整體算法設(shè)計(jì)及優(yōu)化研究[J];電子學(xué)報(bào);2004年11期

4 朱柯嘉,楊青松,徐科,閔昊;一種RSA算法的新型ASIC實(shí)現(xiàn)[J];復(fù)旦學(xué)報(bào)(自然科學(xué)版);2004年01期

5 劉凌志,龔書,戎蒙恬;一種基于最小面積考慮的RSA公開密鑰算法ASIC[J];微電子學(xué);2003年05期

6 陳弘毅,蓋偉新;大數(shù)模冪乘運(yùn)算的VLSI實(shí)現(xiàn)[J];電子學(xué)報(bào);1999年02期

相關(guān)碩士學(xué)位論文 前3條

1 黎明;一種高性能可擴(kuò)展公鑰密碼協(xié)處理器的研究與設(shè)計(jì)[D];華中科技大學(xué);2011年

2 郭文平;小面積RSA硬件加密引擎的VLSI設(shè)計(jì)[D];華中科技大學(xué);2009年

3 段天;基于FPGA的RSA加密芯片的設(shè)計(jì)與實(shí)現(xiàn)[D];華中科技大學(xué);2008年

本文編號(hào)：2364548