【摘要】：數(shù)據(jù)時(shí)代的來臨對(duì)數(shù)據(jù)存儲(chǔ)、處理、傳輸提出了更高的要求,目前單位存儲(chǔ)成本的降低和處理器性能的提高,使得信號(hào)傳輸變成了大數(shù)據(jù)時(shí)代的瓶頸。近些年來,光通信以其優(yōu)良的性能得到了政府、企業(yè)、研究機(jī)構(gòu)的認(rèn)可,展示出了巨大的潛能和發(fā)展勢(shì)頭。當(dāng)前,高集成度、低功耗、高速光通信接收機(jī)已經(jīng)成為了研究熱點(diǎn)。本論文圍繞芯片面積、帶寬、噪聲、功耗等幾方面,設(shè)計(jì)了一款能用于高速光通信接收機(jī)中的模擬前端電路。本論文的主要工作如下：第一,介紹了光通信接收機(jī)的一般架構(gòu),從所傳輸?shù)碾S機(jī)序列信號(hào)入手,研究了重要參數(shù)對(duì)于隨機(jī)序列的影響,為后續(xù)的設(shè)計(jì)提供了理論基礎(chǔ)。第二,比較了不同的主放大器結(jié)構(gòu),選擇限幅放大器作為本次設(shè)計(jì)的主放大器,接著介紹了常見的限幅放大器結(jié)構(gòu),采用級(jí)間負(fù)反饋結(jié)構(gòu)實(shí)現(xiàn)了無電感化設(shè)計(jì),大大減小了芯片面積,在此基礎(chǔ)上通過零極點(diǎn)模型,對(duì)系統(tǒng)穩(wěn)定性進(jìn)行了分析。對(duì)片上直流失調(diào)消除進(jìn)行了分析推導(dǎo),針對(duì)65nm下直流失調(diào)較大的情況,在反饋環(huán)路中增加了誤差放大器,實(shí)現(xiàn)了良好的直流失調(diào)消除。電路在TSMC 65nm CMOS工藝下實(shí)現(xiàn)流片,芯片面積為0.11mm2。測(cè)試結(jié)果顯示,限幅放大器的差分電壓增益為37dB,-3dB帶寬為16.5GHz。在高達(dá)26.5GHz的頻率范圍內(nèi),Sddll和Sdd22分別小于-16dB和-9dB。除去測(cè)試使用的輸出驅(qū)動(dòng)電路,整個(gè)芯片在1.2V的電源電壓下消耗50mA電流。最后,介紹了常見的跨阻放大器結(jié)構(gòu),比較了每種結(jié)構(gòu)的優(yōu)缺點(diǎn),選擇了在共柵極電路的基礎(chǔ)上增加反饋的結(jié)構(gòu),并對(duì)噪聲、帶寬、功耗進(jìn)行了詳細(xì)分析和優(yōu)化。仿真結(jié)果顯示,跨阻放大器的增益為48dB Ω,帶寬為28GHz,輸入等效積分噪聲3.75uA,S11在31.5GHz內(nèi)小于-10dB�？缱璺糯笃髟�1.2V電源電壓下消耗10.8mA電流。將跨阻放大器和限幅放大器級(jí)聯(lián)后得到模擬前端電路的-3dB帶寬為18.8GHz,增益為88dBΩ。
[Abstract]:The advent of the data age has put forward higher requirements for data storage, processing and transmission. With the reduction of unit storage cost and the improvement of processor performance, signal transmission has become the bottleneck of big data era. In recent years, optical communication has been recognized by the government, enterprises and research institutions for its excellent performance, showing great potential and development momentum. At present, high-integration, low-power, high-speed optical communication receiver has become a research hotspot. This paper designs an analog front-end circuit which can be used in high-speed optical communication receiver around chip area, bandwidth, noise, power consumption and so on. The main work of this thesis is as follows: firstly, the general architecture of optical communication receiver is introduced. The influence of important parameters on the random sequence is studied, which provides a theoretical basis for the subsequent design. Secondly, the different main amplifier structures are compared, the limiting amplifier is selected as the main amplifier, and the common limiting amplifier structure is introduced. The inductance free design is realized by using the interstage negative feedback structure. The chip area is greatly reduced, and the stability of the system is analyzed by using the zero pole model. The elimination of DC offset on chip is analyzed and deduced. In view of the large DC misalignment in 65nm, an error amplifier is added to the feedback loop, and a good DC offset cancellation is realized. The chip area of the circuit is 0.11mm ~ 2. The test results show that the differential voltage gain of the limiting amplifier is 37 dB / 3dB and the bandwidth is 16.5 GHz. In the frequency range up to 26.5GHz, Sddll and Sdd22 are less than -16 dB and -9 dB, respectively. Except for the output drive circuit used in the test, the whole chip consumes 50mA current at 1.2 V power supply voltage. Finally, the common transresistance amplifier structure is introduced, the advantages and disadvantages of each structure are compared, the feedback structure is selected based on the common grid circuit, and the noise, bandwidth and power consumption are analyzed and optimized in detail. The simulation results show that the gain of the transresistance amplifier is 48dB 惟, the bandwidth is 28GHz, and the input equivalent integral noise of 3.75u Agna S11 is less than -10dB in 31.5GHz. The transresistance amplifier consumes 10.8mA current at 1.2 V supply voltage. After cascading the transresistance amplifier and the limiting amplifier, the analogue front-end circuit has a -3dB bandwidth of 18.8 GHz and a gain of 88dB 惟.
【學(xué)位授予單位】：復(fù)旦大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2014
【分類號(hào)】：TN929.1

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 王偉明;楊濤;高銘坤;王云峰;郭東輝;;基于標(biāo)準(zhǔn)CMOS工藝的一款寬帶限幅放大器芯片設(shè)計(jì)[J];中國(guó)集成電路;2009年01期

2 陳衛(wèi)兵;鄒豪杰;鄧滿珍;周序生;李長(zhǎng)云;;一種用于千兆以太網(wǎng)的高增益、寬帶限幅放大器[J];固體電子學(xué)研究與進(jìn)展;2009年03期

3 劉成鵬;劉英坤;賈長(zhǎng)友;;寬帶限幅放大器的研制[J];半導(dǎo)體技術(shù);2010年10期

4 李毓棟;寬帶高增益微波固態(tài)限幅放大器[J];電子學(xué)報(bào);1984年06期

5 范超;陳堂勝;楊立杰;馮歐;焦世龍;吳云峰;葉玉堂;;光電集成光接收機(jī)前端及限幅放大器的研制[J];光學(xué)學(xué)報(bào);2010年03期

6 I.J.巴爾;楊華明;;用于電子戰(zhàn)系統(tǒng)的單片限幅放大器[J];雷達(dá)與對(duì)抗;1989年01期

7 Bill Schweber;;對(duì)數(shù)和限幅放大器是通信噪聲的克星[J];電子設(shè)計(jì)技術(shù);2000年01期

8 張劍平;;不隨輸入頻率變化的不失真限幅放大器[J];電子技術(shù)應(yīng)用;1988年01期

9 祁存榮;周鵬;黃秋元;;一種新型交流耦合突發(fā)模式限幅放大器的設(shè)計(jì)[J];武漢大學(xué)學(xué)報(bào)(工學(xué)版);2006年01期

10 王蓉;王志功;管志強(qiáng);徐建;;622Mbps BiCMOS PECL接口智能限幅放大器的設(shè)計(jì)與實(shí)現(xiàn)[J];高技術(shù)通訊;2010年12期

相關(guān)會(huì)議論文 前6條

1 葉亞琴;;具有可預(yù)置信號(hào)檢測(cè)功能的限幅放大器的產(chǎn)品設(shè)計(jì)[A];2005中國(guó)通信集成電路技術(shù)與應(yīng)用研討會(huì)論文集[C];2005年

2 馮瑋;周華;蔣湘;杜明鮮;;光接收機(jī)限幅放大器用帶溫度補(bǔ)償自適應(yīng)遲滯比較器設(shè)計(jì)[A];第五屆中國(guó)通信集成電路技術(shù)與應(yīng)用研討會(huì)會(huì)議文集[C];2007年

3 郭文椹;;2-16GHz微波寬帶限幅放大器[A];1999年全國(guó)微波毫米波會(huì)議論文集(上冊(cè))[C];1999年

4 胡昌洪;;2～6GHz幅相一致限幅放大器[A];2001年全國(guó)微波毫米波會(huì)議論文集[C];2001年

5 呂清元;李浩模;;微波寬帶GaAsFET限幅放大器[A];1987年全國(guó)微波會(huì)議論文集（中）[C];1987年

6 曹傳杰;;GBIC模塊的設(shè)計(jì)與接收部分的仿真[A];2008通信理論與技術(shù)新進(jìn)展——第十三屆全國(guó)青年通信學(xué)術(shù)會(huì)議論文集（上）[C];2008年

相關(guān)碩士學(xué)位論文 前7條

1 許向前;微波限幅放大器技術(shù)研究[D];電子科技大學(xué);2006年

2 王偉明;基于0.18um CMOS RF工藝的寬帶限幅放大器設(shè)計(jì)[D];廈門大學(xué);2009年

3 鐘陽(yáng);CMOS 155Mbps光接收機(jī)中限幅放大器的設(shè)計(jì)與實(shí)現(xiàn)[D];哈爾濱工業(yè)大學(xué);2011年

4 黃成;1.25Gb/s限幅放大器中的帶寬擴(kuò)展與信號(hào)檢測(cè)技術(shù)[D];華中科技大學(xué);2011年

5 白濤;2.5Gbps CMOS光接收機(jī)前端放大電路設(shè)計(jì)[D];哈爾濱工業(yè)大學(xué);2007年

6 何睿;高速光通信系統(tǒng)接收機(jī)模擬前端電路設(shè)計(jì)[D];復(fù)旦大學(xué);2014年

7 張旭光;高速LVDS接口電路關(guān)鍵技術(shù)研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2010年

，

本文編號(hào)：2233678