【摘要】：隨著對地觀測衛(wèi)星等研制需求迅速增長,需要處理的遙感圖像數(shù)據(jù)量也急劇增大,這對地面圖像檢測與處理系統(tǒng)的研制提出了嚴峻的挑戰(zhàn)。針對現(xiàn)階段數(shù)據(jù)傳輸通道碼率高、數(shù)據(jù)處理復雜、運算速度快等特點,大數(shù)據(jù)量遙感圖像的高速解碼日益受到人們重視。衛(wèi)星上裝載的芯片采用JPEG2000壓縮算法,目前該芯片已經(jīng)能夠?qū)ε臄z到的圖像進行實時壓縮,但是地面接收端還未能夠?qū)崿F(xiàn)實時解壓縮。本文主要圍繞解決這一實際問題進行研究。為了解決JPEG2000壓縮標準算法復雜性帶來的解碼耗時較長的問題,本文研制采用多核處理器來構(gòu)建高性能JPEG2000實時解碼處理系統(tǒng)。多核處理器是把多個完整的計算引擎集成到一顆處理器上,其中每個引擎都可以獨立并行計算,相比于傳統(tǒng)的單核處理器平臺具有很高的性能提升。本文所用的多核處理器平臺,是由Tilera公司生產(chǎn)的4顆TILE-GX36處理核心組成,每顆處理核心擁有36個獨立內(nèi)核。為了實現(xiàn)快速可靠的解壓縮圖像,本文將JPEG2000解碼算法嵌入該多核處理器平臺,并且針對解碼算法以及平臺的調(diào)度機制進行了有效的優(yōu)化,最終解決了當前任務中解壓縮實時速率不高的緊迫問題。本文的正文部分首先概述了JPEG2000算法以及多核處理器的發(fā)展歷史及現(xiàn)狀,并簡單介紹了多核處理器的核心技術(shù);然后詳細的論述了JPEG2000編解碼核心算法;最后,本文提出并實現(xiàn)了基于多核處理器Tilera平臺的JPEG2000解碼高速并行方案,該并行方案不僅體現(xiàn)在多個處理器內(nèi)核之間,而且體現(xiàn)在一顆處理器內(nèi)核上的36個更小的執(zhí)行核心之間。此外,本文還針對解碼算法以及多核平臺調(diào)度方面進一步優(yōu)化,從而大大提升了解碼速度。最后基于Tilera平臺進行了JPEG2000解碼性能測試,主要分為正確性測試和執(zhí)行速度測試。測試結(jié)果表明,本文所提出的并行實現(xiàn)方案和性能優(yōu)化使得JPEG2000解壓縮不僅能夠正確實現(xiàn),而且其速率遠超過指標要求,可以滿足實時解碼的需求。從而,該系統(tǒng)可以應用到地面接收端進行實時圖像解碼處理。
[Abstract]:With the rapid growth of the research and development demand for Earth observation satellites, the amount of remote sensing image data to be processed increases rapidly, which poses a severe challenge to the development of the ground image detection and processing system. In view of the characteristics of high bit-rate, complex data processing and fast operation in the current data transmission channel, people pay more and more attention to the high-speed decoding of large amount of remote sensing images. The chip loaded on the satellite uses JPEG2000 compression algorithm. At present, the chip has been able to compress the captured images in real time, but the ground receiver has not been able to achieve real-time decompression. This paper focuses on solving this practical problem. In order to solve the problem of the complexity of JPEG2000 compression standard algorithm, this paper develops a high performance JPEG2000 real-time decoding processing system based on multi-core processor. Multi-core processors integrate multiple complete computing engines into a single processor, in which each engine can compute in parallel independently. Compared with the traditional single-core processor platform, the multi-core processor has a high performance. The multi-core processor platform used in this paper is composed of 4 TILE-GX36 processing cores produced by Tilera, each of which has 36 independent cores. In order to decompress images quickly and reliably, this paper embed the JPEG2000 decoding algorithm into the multi-core processor platform, and effectively optimized the decoding algorithm and the scheduling mechanism of the platform. Finally, the urgent problem of low real-time rate of decompression in the current task is solved. In the main part of this paper, the development history and present situation of JPEG2000 algorithm and multi-core processor are summarized, and the core technology of multi-core processor is briefly introduced. Then, the core algorithm of JPEG2000 coding and decoding is discussed in detail. In this paper, we propose and implement a high speed parallel JPEG2000 decoding scheme based on multi-core processor Tilera platform. The parallel scheme is not only between multiple processor cores, but also among 36 smaller execution cores on one processor kernel. In addition, the decoding algorithm and multi-core platform scheduling are further optimized, which greatly improves the decoding speed. Finally, the JPEG2000 decoding performance test based on Tilera platform is carried out, which is divided into correctness test and execution speed test. The test results show that the proposed parallel implementation scheme and performance optimization make the JPEG2000 decompression not only be implemented correctly, but also its speed far exceeds the requirements of the index, which can meet the demand of real-time decoding. Thus, the system can be applied to real-time image decoding at the ground receiver.
【學位授予單位】：西安電子科技大學
【學位級別】：碩士
【學位授予年份】：2014
【分類號】：TN919.81

【相似文獻】

相關(guān)期刊論文 前10條

1 張洋;;虞志益:引領(lǐng)多核處理器創(chuàng)新之路[J];中國發(fā)明與專利;2013年01期

2 羽路;;多核處理器悄然崛起[J];集成電路應用;2005年05期

3 ;多核處理器強調(diào)多任務并行處理[J];每周電腦報;2006年35期

4 馮磊;;多核處理器的數(shù)量裸奔[J];信息系統(tǒng)工程;2006年11期

5 張浩;蘭峰;;多核處理器基本原理及其在汽車領(lǐng)域中應用的展望[J];汽車科技;2007年03期

6 何軍;王飆;;多核處理器的結(jié)構(gòu)設計研究[J];計算機工程;2007年16期

7 肖紅;;基于多核處理器系統(tǒng)開發(fā)中的幾個問題[J];廣東廣播電視大學學報;2007年04期

8 張健浪;;三大于二,多核CPU之田忌賽馬[J];新電腦;2008年06期

9 都思丹;;前言:嵌入式多核處理器系統(tǒng)及視頻信號處理技術(shù)研究進展[J];南京大學學報(自然科學版);2009年01期

10 黃國睿;張平;魏廣博;;多核處理器的關(guān)鍵技術(shù)及其發(fā)展趨勢[J];計算機工程與設計;2009年10期

相關(guān)會議論文 前10條

1 郭建軍;戴葵;王志英;;一種多核處理器存儲層次性能評估模型[A];第八屆全國信息隱藏與多媒體安全學術(shù)大會湖南省計算機學會第十一屆學術(shù)年會論文集[C];2009年

2 彭林;張小強;劉德峰;謝倫國;田祖?zhèn)?;一種挖掘多核處理器存儲級并行的算法[A];第15屆全國信息存儲技術(shù)學術(shù)會議論文集[C];2008年

3 劉杰;馬彥;葉維;高劍剛;;多核處理器存儲體系分析[A];第十五屆計算機工程與工藝年會暨第一屆微處理器技術(shù)論壇論文集（A輯）[C];2011年

4 潘送軍;胡瑜;李曉維;;多核處理器瞬態(tài)故障敏感性分析[A];第五屆中國測試學術(shù)會議論文集[C];2008年

5 萬志濤;章恒;張若淵;;基于多核處理器的深度包檢測的實現(xiàn)和性能評估[A];中國通信學會信息通信網(wǎng)絡技術(shù)委員會2009年年會論文集（上冊）[C];2009年

6 方娟;張紅波;;多核處理器預取策略的研究[A];2010年全國開放式分布與并行計算機學術(shù)會議論文集[C];2010年

7 何軍;王飆;;通用多核處理器發(fā)展現(xiàn)狀和趨勢研究[A];第十五屆計算機工程與工藝年會暨第一屆微處理器技術(shù)論壇論文集（A輯）[C];2011年

8 桂亞東;;高效能計算機技術(shù)展望[A];慶祝中國力學學會成立50周年暨中國力學學會學術(shù)大會’2007論文摘要集（下）[C];2007年

9 萬志濤;;基于多核處理器的面向時延敏感服務的云基礎(chǔ)架構(gòu)[A];中國通信學會信息通信網(wǎng)絡技術(shù)委員會2011年年會論文集（上冊）[C];2011年

10 陳遠知;;多核處理器的里程碑——TILE64[A];全國第三屆信號和智能信息處理與應用學術(shù)交流會專刊[C];2009年

相關(guān)重要報紙文章 前10條

1 記者 曹繼軍 顏維琦;我國多核處理器研究實現(xiàn)新突破[N];光明日報;2012年

2 慶廣;多核處理器助力無線多媒體業(yè)務拓展[N];中國電子報;2009年

3 北京大學計算語言所副所長 詹衛(wèi)東;多核服務器：計算優(yōu)勢更上層樓[N];計算機世界;2005年

4 北京大學計算語言所副所長 詹衛(wèi)東;雙/多核服務器 計算優(yōu)勢更上層樓[N];網(wǎng)絡世界;2005年

5 江南計算技術(shù)研究所 何正未;軟件滯后制約多核應用[N];計算機世界;2006年

6 李梅　編譯;多核處理器新年井噴[N];計算機世界;2007年

7 英特爾產(chǎn)品與平臺市場部門數(shù)字家庭市場經(jīng)理 莊淳杰;多核將大行其道[N];計算機世界;2007年

8 本報記者 陳斌;多核處理器的未來路徑[N];計算機世界;2008年

9 王悅承;Oracle改變多核定價模式[N];中國計算機報;2006年

10 ;多核：技術(shù)無懸念應用待拓展[N];計算機世界;2008年

相關(guān)博士學位論文 前10條

1 柴松;片上多核處理器的調(diào)度算法研究[D];電子科技大學;2014年

2 王淼;面向多核處理器的并行編譯及優(yōu)化關(guān)鍵技術(shù)研究[D];國防科學技術(shù)大學;2010年

3 魏海濤;面向多核處理器的數(shù)據(jù)流程序編譯關(guān)鍵技術(shù)研究[D];華中科技大學;2010年

4 呂海;多核處理器芯片計算平臺中并行程序性能優(yōu)化的研究[D];北京工業(yè)大學;2012年

5 李建華;片上多核處理器緩存子系統(tǒng)優(yōu)化的研究[D];中國科學技術(shù)大學;2013年

6 杜建軍;共享高速緩存多核處理器的關(guān)鍵技術(shù)研究[D];重慶大學;2011年

7 陳銳忠;非對稱多核處理器的若干調(diào)度問題研究[D];華南理工大學;2013年

8 鄧林;單芯片多核處理器存儲優(yōu)化技術(shù)研究[D];國防科學技術(shù)大學;2011年

9 呂正;多核處理器存儲系統(tǒng)的驗證方法研究[D];西北大學;2013年

10 張宇昂;三維多核處理器存儲關(guān)鍵技術(shù)研究[D];南京大學;2015年

相關(guān)碩士學位論文 前10條

1 秦培斌;基于多核路由器的加密卡驅(qū)動系統(tǒng)設計與實現(xiàn)[D];西南交通大學;2015年

2 張請;多核處理器關(guān)鍵技術(shù)研究[D];復旦大學;2014年

3 陳帥軍;基于國產(chǎn)多核處理器核級冗余靜態(tài)綁定和動態(tài)綁定機制的研究[D];哈爾濱工業(yè)大學;2015年

4 羅成;基于多核處理器的高速數(shù)碼印花機數(shù)據(jù)傳輸處理系統(tǒng)硬件設計[D];浙江大學;2015年

5 宦維祥;基于眾核的多租戶網(wǎng)絡出訪問控制的研究[D];復旦大學;2013年

6 楊杭軍;基于多核處理器的視頻編解碼并行算法研究[D];南京大學;2013年

7 吳熙;JPEG壓縮編碼在嵌入式多核處理器上的優(yōu)化技術(shù)研究[D];武漢紡織大學;2015年

8 王宗炎;基于OVP的多核處理器系統(tǒng)級建模與評估[D];復旦大學;2014年

9 范少華;多核處理器映射關(guān)鍵技術(shù)研究[D];復旦大學;2014年

10 裘凱;多核處理器映射關(guān)鍵技術(shù)研究[D];復旦大學;2014年

，

本文編號：2202887