【摘要】：現(xiàn)代無線通信技術(shù)對實(shí)時(shí)信號處理越來越重視,并且對其要求也日益增高。近十多年來,超大規(guī)模數(shù)字集成電路(Very Large Scale Integrated Circuit,VLSI)技術(shù)發(fā)展非常迅猛,所能提供的集成能力和其復(fù)雜程度也越來越高,這有效地促進(jìn)了數(shù)字集成電路在通信系統(tǒng)中實(shí)時(shí)信號處理領(lǐng)域的應(yīng)用。目前FPGA制造商針對不同需求,如高效信號處理運(yùn)算、高速傳輸以及控制靈活性等,提供了大量高性能FPGA芯片。然而,FPGA開發(fā)是很復(fù)雜且很有技巧性的,本文基于寬帶碼分多址(Wideband Code Division Multiple Access,WCDMA)通信平臺,對高效地利用大規(guī)模數(shù)字集成電路實(shí)現(xiàn)高速實(shí)時(shí)信號處理進(jìn)行了研究,主要取得的成果為:1.對FPGA芯片的總體設(shè)計(jì)與實(shí)現(xiàn)進(jìn)行了研究。針對實(shí)時(shí)信號處理系統(tǒng)的特點(diǎn),提出了其在FPGA上實(shí)現(xiàn)的整體開發(fā)流程。并且以WCDMA物理層信道處理為例,分別對上行鏈路的隨機(jī)接入信道處理和下行鏈路的監(jiān)聽進(jìn)行了FPGA的總體設(shè)計(jì)與實(shí)現(xiàn),并總結(jié)了FPGA總體設(shè)計(jì)過程中用到的技巧和方法。2.對FPGA芯片的模塊化設(shè)計(jì)與實(shí)現(xiàn)進(jìn)行了研究�；贔PGA模塊化設(shè)計(jì)方法,對WCDMA物理層上、下行信道處理的兩個(gè)模塊:前綴碼檢測模塊及碼片同步模塊,進(jìn)行了模塊設(shè)計(jì)與實(shí)現(xiàn),并總結(jié)了模塊化設(shè)計(jì)過程中的常用技巧和方法。3.對FPGA在實(shí)時(shí)信號處理系統(tǒng)中的規(guī)范設(shè)計(jì)方法進(jìn)行了研究�；趯�(shí)時(shí)信號處理的特點(diǎn)以及科研實(shí)踐積累,歸納了在信號處理系統(tǒng)中FPGA開發(fā)的基本原則、常用技巧,以及利用集成工具PlanAhead對設(shè)計(jì)添加區(qū)域約束的方法。4.對FPGA開發(fā)平臺的系統(tǒng)行為測試開發(fā)了一種通用的測試方法。采用FPGA開發(fā)平臺與上位機(jī)通過千兆以太網(wǎng)互連通信的方式,將FPGA內(nèi)部信號線上的數(shù)據(jù)信息經(jīng)過網(wǎng)線傳送到上位機(jī),再由上位機(jī)對所上傳的數(shù)據(jù)進(jìn)行測試分析。5.對FPGA設(shè)計(jì)中的自檢測試進(jìn)行了研究,給出一種簡單可行的測試方法。在FPGA系統(tǒng)設(shè)計(jì)時(shí)加入自檢測試需要的測試向量生成模塊,以保證在沒有外界輸入情況下,芯片內(nèi)部可以提供符合要求的輸入數(shù)據(jù),對芯片內(nèi)部的邏輯功能進(jìn)行測試觀察。
[Abstract]:Modern wireless communication technology pays more and more attention to real-time signal processing. In the last decade or so, the technology of VLSI (VLSI) has developed very rapidly, and the integration capability and its complexity have become more and more high. This effectively promotes the application of digital integrated circuits in the field of real-time signal processing in communication systems. At present, FPGA manufacturers provide a large number of high-performance FPGA chips for different needs, such as efficient signal processing, high-speed transmission and control flexibility. However, the development of FPGA is very complicated and skillful. Based on the wideband code division multiple access (Wideband Code Division Multiple) access WCDMA) communication platform, this paper studies the efficient use of large scale digital integrated circuits to realize high speed real-time signal processing. The main achievement is: 1. The overall design and implementation of FPGA chip are studied. According to the characteristics of the real-time signal processing system, the overall development flow of the system on FPGA is put forward. Taking the physical layer channel processing of WCDMA as an example, the overall design and implementation of FPGA for random access channel processing of uplink and downlink monitoring are carried out, and the techniques and methods used in the overall design of FPGA are summarized. The modularization design and implementation of FPGA chip are studied. Based on the modular design method of FPGA, this paper designs and implements two modules of WCDMA physical layer: prefix code detection module and chip synchronization module, and summarizes the common skills and methods of modularization design. The standard design method of FPGA in real-time signal processing system is studied. Based on the characteristics of real-time signal processing and the accumulation of scientific research practice, this paper summarizes the basic principles of FPGA development in signal processing system, common techniques, and the method of adding region constraints to the design by using the integration tool PlanAhead. A general testing method for system behavior testing of FPGA development platform is developed. The data information on the FPGA internal signal line is transmitted to the host computer by the FPGA development platform and the host computer through Gigabit Ethernet, and the data uploaded by the upper computer is tested and analyzed by the upper computer. The self-test in FPGA design is studied, and a simple and feasible test method is given. In the design of FPGA system, the test vector generation module needed by self-test is added to ensure that the input data can be provided in the chip without external input, and the logic function inside the chip can be tested and observed.
【學(xué)位授予單位】：西安電子科技大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2014
【分類號】：TN929.53;TN791

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 廖諍;劉曉東;秦高林;;一種實(shí)時(shí)信號處理平臺的實(shí)現(xiàn)及其應(yīng)用[J];系統(tǒng)工程與電子技術(shù);2006年02期

2 吳令宇;羅豐;吳順君;;一種實(shí)時(shí)信號處理系統(tǒng)的研究和實(shí)現(xiàn)[J];電子設(shè)計(jì)應(yīng)用;2008年04期

3 王昆,王宇,劉尉悅,王硯方,邢濤,蔣蜀革;數(shù)字式聲納的實(shí)時(shí)信號處理[J];電子技術(shù)應(yīng)用;1999年10期

4 王永豐;張寶華;吳克桐;吳永清;;主動(dòng)聲納試驗(yàn)系統(tǒng)實(shí)時(shí)信號處理機(jī)設(shè)計(jì)與實(shí)現(xiàn)[J];微計(jì)算機(jī)應(yīng)用;2008年08期

5 張超;蘇濤;吳順君;;嵌入式操作系統(tǒng)在高速實(shí)時(shí)信號處理系統(tǒng)中的應(yīng)用[J];電子技術(shù)應(yīng)用;2006年08期

6 張軍;李成剛;姚莉君;;壓電式六維加速度傳感器實(shí)時(shí)信號處理系統(tǒng)[J];儀表技術(shù)與傳感器;2012年11期

7 李保珍,王守玉;一種DSP+FPGA實(shí)時(shí)信號處理系統(tǒng)[J];中國環(huán)境管理干部學(xué)院學(xué)報(bào);2004年04期

8 來曉嵐,趙佳明,盧煥章;DSP+FPGA實(shí)時(shí)信號處理系統(tǒng)[J];電子技術(shù)應(yīng)用;2000年09期

9 周蔭清,何岷,陳杰,李春升;基于星上實(shí)時(shí)信號處理機(jī)的Chirp Scaling算法實(shí)現(xiàn)方法[J];北京航空航天大學(xué)學(xué)報(bào);2005年02期

10 王保強(qiáng),沈鎮(zhèn)芳,高英;實(shí)時(shí)信號處理中高速卷積的實(shí)現(xiàn)[J];電子測量與儀器學(xué)報(bào);1994年01期

相關(guān)會(huì)議論文 前5條

1 林煒翔;惠梅;胡善清;龍騰;;基于FPGA的通用實(shí)時(shí)信號處理平臺的設(shè)計(jì)與實(shí)現(xiàn)[A];第六屆全國信號和智能信息處理與應(yīng)用學(xué)術(shù)會(huì)議論文集[C];2012年

2 蔣景紅;楊力;蔡惠智;侯衛(wèi)民;;GPU在實(shí)時(shí)信號處理系統(tǒng)中應(yīng)用的可行性研究[A];2009年全國水聲學(xué)學(xué)術(shù)交流暨水聲學(xué)分會(huì)換屆改選會(huì)議論文集[C];2009年

3 李志鵬;;基于DSP和FPGA的高速實(shí)時(shí)信號處理系統(tǒng)設(shè)計(jì)[A];2007通信理論與技術(shù)新發(fā)展——第十二屆全國青年通信學(xué)術(shù)會(huì)議論文集（上冊）[C];2007年

4 崔桂磊;李連周;趙榮椿;;高速DSP實(shí)時(shí)信號處理系統(tǒng)設(shè)計(jì)[A];信號與信息處理技術(shù)第三屆信號與信息處理全國聯(lián)合學(xué)術(shù)會(huì)議論文集[C];2004年

5 高立寧;龍騰;;基于FPGA的星上實(shí)時(shí)信息處理系統(tǒng)[A];全國第二屆信號處理與應(yīng)用學(xué)術(shù)會(huì)議�？痆C];2008年

相關(guān)博士學(xué)位論文 前1條

1 劉宇;機(jī)載合成孔徑雷達(dá)實(shí)時(shí)信號處理及實(shí)時(shí)存儲技術(shù)的研究與實(shí)現(xiàn)[D];中國科學(xué)院研究生院（電子學(xué)研究所）;2003年

相關(guān)碩士學(xué)位論文 前10條

1 武婷;基于FPGA的WCDMA實(shí)時(shí)信號處理設(shè)計(jì)[D];西安電子科技大學(xué);2014年

2 沙瑜;基于多核DSP的InSAR實(shí)時(shí)信號處理研究[D];西安電子科技大學(xué);2014年

3 竺紅偉;基于Ts-101的SAR成像實(shí)時(shí)信號處理機(jī)設(shè)計(jì)[D];西安電子科技大學(xué);2006年

4 孫國華;基于以太網(wǎng)的分布式實(shí)時(shí)信號處理平臺研究[D];山東科技大學(xué);2009年

5 徐堅(jiān);機(jī)載SAR實(shí)時(shí)信號處理機(jī)研制[D];電子科技大學(xué);2001年

6 聶韜;基于StarFabric總線的實(shí)時(shí)信號處理卡設(shè)計(jì)與實(shí)現(xiàn)[D];電子科技大學(xué);2008年

7 唐守旭;SDR實(shí)時(shí)信號處理的動(dòng)態(tài)遷移技術(shù)研究[D];北京郵電大學(xué);2015年

8 曾美艷;高頻地波雷達(dá)實(shí)時(shí)信號處理軟件的設(shè)計(jì)與實(shí)現(xiàn)[D];哈爾濱工業(yè)大學(xué);2008年

9 曾金;高速實(shí)時(shí)信號處理系統(tǒng)的FPGA軟件設(shè)計(jì)與實(shí)現(xiàn)[D];北京工業(yè)大學(xué);2009年

10 黃一火;基于FPGA的SAR實(shí)時(shí)信號處理研究[D];西安電子科技大學(xué);2009年

，

本文編號：2145667