發(fā)布時間：2018-07-15 07:26

【摘要】：有源相控陣?yán)走_(dá)由于波束指向變化迅速、干擾抑制性能優(yōu)越和信號處理方式靈活而獲得了廣泛的應(yīng)用。雷達(dá)信號處理器是有源相控陣?yán)走_(dá)的不可或缺的部分。隨著DSP和FPGA的運算能力和存儲器資源的提高,雷達(dá)數(shù)字信號處理技術(shù)在工程實現(xiàn)領(lǐng)域發(fā)展迅速。 本文以某有源相控陣?yán)走_(dá)為背景,在基于FPGA Kintex7+DSP TMS320C6678結(jié)構(gòu)的雷達(dá)信號處理器上,通過FPGA編程實現(xiàn)了信號處理器的相應(yīng)功能。在高脈沖重復(fù)頻率脈沖多普勒(HPRF-PD)模式下,在FPGA上完成了和波束寬帶信號的匹配濾波和距離跟蹤相關(guān)處理以及窄帶和波束的速度搜索處理；在線性調(diào)頻脈壓(LFM)模式下,完成了和差三通道信號的脈沖壓縮以及256個周期的MTD處理；在線性調(diào)頻連續(xù)波(LFMCW)模式下,實現(xiàn)了上掃頻周期和下掃頻周期差拍信號的FFT處理和64個周期的MTD處理,并通過SRIO高速接口將信號處理數(shù)據(jù)傳送至DSP。 在信號處理器的硬件平臺上對FPGA各個處理模塊的功能進(jìn)行了調(diào)試和驗證,并與matlab上處理的結(jié)果進(jìn)行了對比。該FPGA相控陣?yán)走_(dá)信號處理模塊能夠滿足實時處理要求,為信號處理器整體功能的實現(xiàn)提供了保證。
[Abstract]:The radar signal processor is an indispensable part of active phased array radar due to the rapid change of beam pointing , excellent interference suppression performance and flexible signal processing mode . With the operation ability of DSP and FPGA and the improvement of memory resources , radar digital signal processing technology has developed rapidly in the field of engineering realization .

In this paper , based on FPGA Kintex7 + DSP TMS320C6678 , the corresponding function of the signal processor is realized by FPGA programming based on FPGA Kintex7 + DSP TMS320C6678 . In high pulse repetition frequency pulse Doppler ( HPRF - PD ) mode , the matching filtering and distance tracking correlation processing of the beam wideband signal and the speed searching process of narrow band and beam are completed on FPGA .
The pulse compression of three channel signals and the MTD processing of 256 cycles are completed in the chirp mode .
In the linear frequency modulation continuous wave ( LFMCW ) mode , the FFT processing and the 64 - cycle MTD processing of the upper frequency sweep period and the lower frequency sweep period beat signal are realized , and the signal processing data is transmitted to the DSP through the Samp high - speed interface .

The function of each processing module of FPGA is debugged and verified on the hardware platform of the signal processor , and compared with the result processed on matlab . The FPGA phased array radar signal processing module can meet the real - time processing requirements , and provide the guarantee for the realization of the whole function of the signal processor .
【學(xué)位授予單位】：南京理工大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2014
【分類號】：TN958.92

【參考文獻(xiàn)】

相關(guān)期刊論文 前10條

1 肖漢;楊建宇;熊金濤;;LFMCW雷達(dá)多目標(biāo)MTD-速度配對法[J];電波科學(xué)學(xué)報;2005年06期

2 姜巖峰;張東;于明;;數(shù)字接收機(jī)中CIC濾波器的設(shè)計[J];電子測量與儀器學(xué)報;2011年08期

3 楊建宇,凌太兵,賀峻;LFMCW雷達(dá)運動目標(biāo)檢測與距離速度去耦合[J];電子與信息學(xué)報;2004年02期

4 羅仕紅;劉春生;;基于Labview的雷達(dá)動目標(biāo)仿真[J];電子設(shè)計工程;2010年06期

5 俞健;周維超;劉坤;;DSP與FPGA的SRIO互連設(shè)計[J];半導(dǎo)體光電;2012年06期

6 韓放;謝紅;孫巍;;LFM脈沖壓縮技術(shù)仿真研究[J];信息技術(shù);2007年04期

7 沈康;;PD雷達(dá)系統(tǒng)中“遮擋”問題的分析及處理[J];航空兵器;2006年01期

8 董磊;解冰;;距離跟蹤回路對雷達(dá)測距系統(tǒng)的影響的分析[J];黑龍江科技信息;2008年09期

9 史衛(wèi)民;施春輝;柴小麗;章樂;;基于FPGA的RapidIO-FC轉(zhuǎn)接橋設(shè)計[J];計算機(jī)工程;2010年19期

10 邵智超;王睿東;張薇;;基于matlab的雷達(dá)信號處理仿真系統(tǒng)[J];計算機(jī)仿真;2007年06期

，

本文編號：2123306