發(fā)布時(shí)間：2018-07-14 13:06

【摘要】：鎖相環(huán)是一個(gè)可以產(chǎn)生穩(wěn)定的時(shí)鐘輸出的電路。它在模擬電路中有廣泛的應(yīng)用。在收發(fā)器的時(shí)鐘恢復(fù)電路中需要高精度的且能調(diào)節(jié)相位的時(shí)鐘來(lái)恢復(fù)出接收數(shù)據(jù);在高速微處理器中,也需要鎖相環(huán)來(lái)產(chǎn)生內(nèi)部需要的高頻時(shí)鐘。鎖相雖然經(jīng)過(guò)多年發(fā)展,結(jié)構(gòu)已經(jīng)很成熟,但是芯片的高速發(fā)展對(duì)鎖相環(huán)電路的速度、功耗等提出了更高的要求。因此,對(duì)鎖相環(huán)進(jìn)行較深人的研究,設(shè)計(jì)出性能更優(yōu)越的鎖相環(huán)是非常有必要的。以太網(wǎng)是現(xiàn)在使用很廣泛的一種局域網(wǎng)�，F(xiàn)在使用較多的還是10M/100M和千兆以太網(wǎng),主要用于辦公室等局域網(wǎng)中,它們的傳輸距離一般在100m內(nèi)。而萬(wàn)兆以太網(wǎng)主要用于城域網(wǎng),它能傳輸更遠(yuǎn)的距離,最遠(yuǎn)可達(dá)到40km。萬(wàn)兆以太網(wǎng)包含四個(gè)收發(fā)器,每個(gè)收發(fā)器速率已經(jīng)達(dá)到3.125Gb/s,再加上長(zhǎng)距離的傳輸損耗,這些對(duì)萬(wàn)兆以太網(wǎng)收發(fā)器中的PLL精度及頻率提出了更高的要求,需要設(shè)計(jì)出更高精度的PLL,PLL的中心頻率要達(dá)到3.125GHz。本文首先分析了鎖相環(huán)的基本原理和環(huán)路傳輸特性。為我們接下來(lái)設(shè)計(jì)鎖相環(huán)電路提供理論支持。本論文所設(shè)計(jì)的鎖相環(huán)頻率較高,結(jié)構(gòu)采用常見(jiàn)的電荷泵鎖相環(huán)。鑒頻鑒相器我們選用的是加入延時(shí)單元的無(wú)死區(qū)鑒頻鑒相器,他不僅消除了鑒相死區(qū),并且沒(méi)有反饋回路,提高了工作頻率。論文提出了一種新結(jié)構(gòu)的電荷泵電路,采用了一種改進(jìn)型的差分式結(jié)構(gòu),加入運(yùn)放器使上下電流鏡電流匹配,同時(shí)加入特殊MOS管去除尖峰脈沖。濾波器采用傳統(tǒng)的二階濾波器,可以很好的抑制控制線上的波紋,減小輸出的相位噪聲。壓控振蕩器采用差分結(jié)構(gòu)的四級(jí)環(huán)形振蕩器,該振蕩器具有很好的噪聲性能,且輸出電壓幅度比較大。在分頻器方面,采用SCL邏輯觸發(fā)器,提高了前置分頻器可工作的最高頻率。最后對(duì)各個(gè)單元的電路進(jìn)行仿真驗(yàn)證。結(jié)果表明各模塊性能均滿足設(shè)計(jì)的要求。本設(shè)計(jì)采用臺(tái)積電0.13μm CMOS的工藝進(jìn)行設(shè)計(jì)。電路設(shè)計(jì)選用1.2V電源電壓。電路整體仿真結(jié)果滿足我們的設(shè)計(jì)需求。
[Abstract]:A PLL is a circuit that produces a stable clock output. It is widely used in analog circuits. In the clock recovery circuit of the transceiver, a high-precision and phase-adjustable clock is needed to recover the received data; in a high-speed microprocessor, a phase-locked loop is also needed to generate the internal high-frequency clock. Although the structure of PLL has been developed for many years, the high speed development of the chip has put forward higher requirements for the speed and power consumption of PLL circuits. Therefore, it is necessary to design a phase locked loop with better performance. Ethernet is a kind of LAN which is widely used nowadays. At present, 10m / 100M and Gigabit Ethernet are mainly used in local area networks such as office, and their transmission distance is generally within 100m. Gigabit Ethernet is mainly used in metropolitan area networks, it can transmit more distance, up to 40 km. Gigabit Ethernet consists of four transceivers, each with a rate of 3.125 GB / s, and long distance transmission losses, which require higher PLL accuracy and frequency in the Gigabit Ethernet transceiver. A higher precision PLL PLL PLL needs to be designed with a center frequency of 3.125 GHz. In this paper, the basic principle and transmission characteristics of PLL are analyzed. It provides theoretical support for the design of phase locked loop circuit. The frequency of the PLL designed in this paper is high, and the common charge pump PLL is used in the structure. The phase discriminator we choose is a dead-zone phase discriminator with delay unit, which not only eliminates the dead-zone, but also has no feedback loop, which improves the working frequency. In this paper, a new type of charge pump circuit is proposed. An improved differential structure is adopted. The current of the upper and lower current mirror can be matched by adding an operational amplifier, and a special MOS transistor is added to remove the peak pulse. The filter adopts the traditional second-order filter, which can suppress the ripple on the control line and reduce the phase noise of the output. The voltage-controlled oscillator uses a four-stage ring oscillator with differential structure. The oscillator has good noise performance and the output voltage amplitude is relatively large. In the frequency divider, SCL logic trigger is used to improve the maximum frequency of the predivider. Finally, the circuit of each unit is simulated and verified. The results show that the performance of each module meets the requirements of the design. The design is based on TSMC 0.13 渭 m CMOS process. 1.2V power supply voltage is selected for circuit design. The whole circuit simulation results meet our design requirements.
【學(xué)位授予單位】：上海交通大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2014
【分類(lèi)號(hào)】：TN911.8

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 魏建瑋;王珂;;鎖相環(huán)路的研究[J];黑龍江科技信息;2009年04期

2 刁應(yīng)蒿;;鎖相環(huán)路捕捉時(shí)間測(cè)量[J];計(jì)算機(jī)與網(wǎng)絡(luò);1977年03期

3 S.C.Gupta ,李宗杰;數(shù)字式鎖相環(huán)路的現(xiàn)狀[J];科技譯報(bào);1972年02期

4 ;一種簡(jiǎn)便的改進(jìn)鎖相環(huán)路牽引能力的方法[J];電訊技術(shù);1973年01期

5 趙志喜;一種鎖相環(huán)路快捕的方法[J];電子技術(shù)應(yīng)用;1984年04期

6 趙明江;;鎖相環(huán)路的設(shè)計(jì)與研制[J];長(zhǎng)春光學(xué)精密機(jī)械學(xué)院學(xué)報(bào);1983年02期

7 高澤溪;王誕燕;;鎖相環(huán)路實(shí)驗(yàn)綜合裝置[J];實(shí)驗(yàn)技術(shù)與管理;1991年05期

8 陳正良;;一種新的雙D鎖相環(huán)路鎖定指示方法[J];電訊技術(shù);1993年04期

9 何家禎,劉青田;一種實(shí)用的鎖相環(huán)路[J];廣播與電視技術(shù);1999年03期

10 李堯;董姝敏;喬雙;;鎖相環(huán)的改進(jìn)及仿真[J];東北師大學(xué)報(bào)(自然科學(xué)版);2005年04期

相關(guān)會(huì)議論文 前10條

1 劉青松;;微波取樣鎖相環(huán)設(shè)計(jì)與捕捉過(guò)程分析[A];2011年全國(guó)微波毫米波會(huì)議論文集（下冊(cè)）[C];2011年

2 高人莊;;鎖相環(huán)的特點(diǎn)及在通信中的應(yīng)用[A];四川省通信學(xué)會(huì)一九九四年學(xué)術(shù)年會(huì)論文集[C];1994年

3 孔祥釗;李貴芳;柴宏貴;;鎖相環(huán)路的初步調(diào)試[A];2007年全國(guó)微波毫米波會(huì)議論文集（上冊(cè)）[C];2007年

4 任亮;呂明;;載波跟蹤數(shù)字三階鎖相環(huán)分析與設(shè)計(jì)[A];中國(guó)通信學(xué)會(huì)第五屆學(xué)術(shù)年會(huì)論文集[C];2008年

5 馮雷;;分諧波采樣鎖相環(huán)和分頻式鎖相環(huán)的性能比較[A];中國(guó)工程物理研究院科技年報(bào)（2003）[C];2003年

6 王萍;張志強(qiáng);;全站儀紅外發(fā)射系統(tǒng)鎖相環(huán)路設(shè)計(jì)研究[A];2007'中國(guó)儀器儀表與測(cè)控技術(shù)交流大會(huì)論文集（二）[C];2007年

7 陸惠義;;八毫米半主動(dòng)導(dǎo)引頭鎖相前端[A];1999年全國(guó)微波毫米波會(huì)議論文集(下冊(cè))[C];1999年

8 謝彥;蔡勇;;鎖相環(huán)路對(duì)氫原子鐘性能影響的實(shí)驗(yàn)分析[A];第二屆中國(guó)衛(wèi)星導(dǎo)航學(xué)術(shù)年會(huì)電子文集[C];2011年

9 王峗;袁嗣杰;楊君;;二階鎖相環(huán)路的數(shù)字域相圖法非線性分析[A];第十四屆全國(guó)信號(hào)處理學(xué)術(shù)年會(huì)(CCSP-2009)論文集[C];2009年

10 陳小魚(yú);齊建中;宋鵬;;一種精確GPS授時(shí)方法的研究與實(shí)現(xiàn)[A];第三屆中國(guó)衛(wèi)星導(dǎo)航學(xué)術(shù)年會(huì)電子文集——S04原子鐘技術(shù)與時(shí)頻系統(tǒng)[C];2012年

相關(guān)博士學(xué)位論文 前4條

1 孫泉;單片有源像素傳感器中鎖相環(huán)時(shí)鐘發(fā)生器研究[D];北京航空航天大學(xué);2010年

2 馬卓;面向高性能CPU的鎖相環(huán)低抖動(dòng)技術(shù)研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2013年

3 趙巖;高精度快速非陀螺尋北系統(tǒng)速度穩(wěn)定性研究[D];中國(guó)科學(xué)院研究生院（長(zhǎng)春光學(xué)精密機(jī)械與物理研究所）;2005年

4 鄭永正;UWB系統(tǒng)中時(shí)鐘電路的研究與設(shè)計(jì)[D];復(fù)旦大學(xué);2009年

相關(guān)碩士學(xué)位論文 前10條

1 張曼蓉;基于鎖相環(huán)的超低差頻信號(hào)檢測(cè)技術(shù)研究[D];浙江大學(xué);2015年

2 趙雪;鎖相頻率合成電路仿真分析及設(shè)計(jì)實(shí)現(xiàn)[D];中國(guó)科學(xué)院研究生院(空間科學(xué)與應(yīng)用研究中心);2015年

3 王傳林;三相并網(wǎng)逆變器軟件鎖相技術(shù)的研究[D];中國(guó)礦業(yè)大學(xué);2015年

4 王峰;寬帶光鎖相環(huán)技術(shù)研究[D];電子科技大學(xué);2014年

5 宋艷紅;基于FPGA的GNSS信號(hào)載波同步技術(shù)研究[D];大連海事大學(xué);2015年

6 徐汝云;MICS接收機(jī)中小數(shù)分頻鎖相環(huán)的研究與設(shè)計(jì)[D];電子科技大學(xué);2014年

7 侯力梅;CMOS鎖相環(huán)的研究與設(shè)計(jì)[D];黑龍江大學(xué);2015年

8 白海強(qiáng);數(shù)字延遲鎖相環(huán)鎖定算法研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2014年

9 鄭鵬;科斯塔斯鎖相環(huán)在光纖激光器相干合成中的應(yīng)用研究[D];西安電子科技大學(xué);2015年

10 王麗;CMOS快速鎖定鎖相環(huán)的研究與設(shè)計(jì)[D];合肥工業(yè)大學(xué);2015年

，

本文編號(hào)：2121743